数字逻辑与数字系统 第四版 (白中英 著) 科学出版社 课后答案 chapter3 课后答案

A
s
A B C D E F G H I
x
0/0
1/0 1/0 1/0
0
B/0 D/0 E/0 F/0 G/0 H/0 I/0 A/0 A/1
1
C/0 E/0 D/0 G/0 F/0 I/0 H/0 A/1 A/0
B
0/0 0/0
C
0/0
D
0/0
1/0
1/0
E
0/0
0/1
1/1
F
0/0
1/0
1/0
G
0/0
1/0
1/0
21.同步时序电路对串行二进制输入进行奇偶校验,每检测 5 位输入,输出一个结 果：当 5 位输入中 1 的数目为奇数时，在最后一位的时刻输出 1。作出状态图 和状态表。
解：题目要求对有限长度 的串行序列进行的奇偶校验。一方面对于每接收到一位码后都要 断定一下到目前为止接收的数据中 1 的数目是奇数还是偶数；另一方面还要记忆到目前为 止已收到了几位数据。为此，电路的状态表和状态图如下：
Y0 Q1Q2 Q3 Y1 Q1 Q2 Q3 Y2 Q1Q2 Q3 Y3 Q1Q2 Q3 Y4 Q1 Q2 Q3
74LS138
G1 G2A G2B Q3 Q2 Q1 A0 A1 A2
Y0 Y0 Y3 Y1 Y4 Y7 Y2
14. 用 74LS290 构成模为 8 和 9 的计数器，各采用两种方案画出其接线图
25. 某时序机状态图如下所示，用“计数器法”设计该电路
k =0 k =0
S0
k =1 k =0
00
k =1 k =0 k =1 k =0 k =1 k =0
Y0 Y1 ...... ...... Y11
G1 G2A G2B A2 A1 A0 G1
Y0
Q0
Y7 Y0
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10
译 码 器
0
G2A G2B A2
1 CP
ENP ENT
CO Q3 Q2 Q1 Q0
74LS163
D3 D2 D1 D0 1 1 1 1
D=A+B=1
RQn
Q n+1
= S +
RQn
Q n+1
= D
Q n+1
=
JQ n
+
R S = 0 (约 束 条 件 )
J=A+B+C+D=1
6.写出各触发器的次态方程， 并按所给的 CP 信号， 画出各触发器的输出波形 （设 初态为 0）
解：
7. 下图是一种两拍工作寄存器的逻辑图
解： （1）设触发器初始状态为 0。当 D2D1D0=100→001→010 时，输出 Q2Q1Q0 将为 100→101 →111。
输出序列：00011
101
000
100
110
010
001
011
111
11. 用 D 触发器构成按循环码(000→001→011→111→101→100→000 规律工作 的六进制同步计数器解：先列出状态方程，然后求得激励方程
PS
NS
输出
n Q2
Q1n
0 0 1 1 0 0
Q0n
0 1 1 1 1 0
4.维持-阻塞 D 触发器输入波形如图，画出触发器各个与非门所对应的输出波形
解：
5. 写出下图所示个触发器次态方程，指出 CP 脉冲到来时，触发器置“1”的条 件。
解：
Y1 R Q S Y2 Q D K Y3 Q J
CP
CP
CP
S = A+C+BC+AB = 0
A B BC C A A B C D B A
Q1n+1 = Q1n + Q3n Q1n = Q1n + Q3n Q2n+1 = Q2n + Q1n Q2n = Q2n + Q1n Q3n+1 = Q1nQ3n + Q2nQ3n
译码器功能表
Q1 Q 2 Q3n 0 1 0 1 0 0 1 1 1 0 1 1 1 0 1 0 0 0 1 1 0 0 0 1
n n
Y0 1 0 0 0 0
Y1 0 1 0 0 0
Y2 0 0 1 0 0
Y3 0 0 0 1 0
Y4 0 0 0 0 1
Φ
若用与非门实现，译码器输出端的逻辑函数为：
Y0 Q1 Q3 Y1 Q1 Q3 Y2 Q1Q2 Y3 Q1Q3 Y4 Q2 Q3
若用译码器 74LS138 实现,译码器输出端 的逻辑函数为：
Q 1n+1 = Q 2 n Q 1 n + Q 3 n Q 1 n Q 2n+1 = Q 1 n Q 3n+1 = Q 2 n
000 100 110
111
101
010
001
011
10. 作出状态转移表和状态图，确定其输出序列。
解：
D1 = Q1n+1 = Q2n Q3n D2 =Q2n+1 = Q1n D3 =Q3n+1 = Q2n
S1 SL
M
0 3
R
C
D7 D6 D5 D4 D3 D2 D1 D0 EN1
2
QB
QE QG QH
C
D Q
9. 分析下图所示同步计数电路
解：先写出激励方程，然后求得状态方程
Q1n Q2n Q3n 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 Q1n+1 Q2n+1 Q3n+1 1 1 0 0 1 0 1 0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1
1/0
H 偶数
I 奇数
22.简化下列完全定义时序电路状态表为最简状态表
B C D E F G H
A B C D E F G H I
23.对下面的时序电路状态表进行状态编码，作出编码后的状态转移表，并用 D 触发器和与非门加以实现
解：
B C D E F
× × × × ×
A
× × × ×
B
× × ×
C
/Z
10
0/0 1/0 0/1 1/0
0/1
X =1 01 / 0 10 / 0 10 / 0 00 / 0
01
1/0
11
1/0
凡输入序列 “110”,输出就为“1” 。
20. 作“101”序列信号检测器的状态表，凡收到输入序列 101 时，输出为 1 ； 并规定检测的 101 序列不重叠。
解：解： 根据题意分析，输入为二进制序列 x，输出为 Z；且电路应具有 3 个状态： S0、S1、S2。列状态表和状态图如下： 0/0 PS NS / Z X =0 S0 S1 S2 S0 / 0 S2 / 0 S0 / 0 X =1 S1 / 0 S1 / 0 S0 / 1 1/1 0/0 S0 0/0 S0 S0
该电路是 Mealy 型电路。 当 X=0 时，电路为模 4 加法计数器；
当 X=1 时，电路为模 4 减法计数器 19. 分析下图所示同步时序逻辑电路，作出状态转移表和状态图， 说明这个电路能对何种 序列进行检测？ 解：电路的状态方程和输出方程为：
0/0
X/Z
00
Q1n Q2n 0 0 1 1 0 1 0 1 Q1n+1 Q2n+1 X =0 00 / 0 01 / 1 11 / 0 11 / 1
课后答案网，用心为你服务！
第三章
时序逻辑
1.写出触发器的次态方程，并根据已给波形画出输出 Q 的波形。
解：
Q(n 1) (b c) a Q(n) a bc 1
2. 说明由 RS 触发器组成的防抖动电路的工作原理，画出对应 输入 输出波形
解：
3. 已知 JK 信号如图， 请分别画出主从 JK 触发器和负边沿 JK 触发器的输出波形 （设触发器的初态为 0）
（1） 若采用 RS 触发器。有以下（a） 、 （b）两种方案：
Q2 R S R Q1 S R Q0 S
Q2 Q D 接收控制 Q1 Q D Q0 Q D
接收控制
D2
D1
D0
D2
D1
D0
（a）
（b）
8. 设计实现 8 位数据的串行→并行转换器。 SR G1 74LS299 QA A/QA C/QC D/QD E/QE F/QF G/QG H/QH
译 码 器
0
Q3 Q3 Q2 Q1 Q0
74LS195 M1 R
G2A G2B A2 A1 A0 Y7
J K
1
CP
D3 D2 D1 D0
Y11
74LS138
18. 分析下图所示同步时序逻辑电路，作出状态转移表和状态图，说明它是 Mealy 型电路还是 Moore 型电路以及电路的功能。
解： 电路的状态方程和输出方程为：
D2 Q2 Q0 (Q2 Q1 )Q0 D1 Q1 Q0 D0 Q0
13. 用下图所示的电路结构构成五路脉冲分配器，试分别用简与非门电路及 74LS138 集成译码器构成这个译码器，并画出连线图。
解：先写出激励方程，然后求得状态方程
Q1n 0 0 0 0 1 1 1 1 Q2n 0 0 1 1 0 0 1 1 Q3n 0 1 0 1 0 1 0 1 Q1n+1 Q2n+1 Q3n+1 1 1 0 1 1 0 1 0 0 1 0 1 1 1 1 0 1 0 1 1 1 0 1 1
ENP ENT
QD QC QB QA CO LD 74LS169 D C B A 0 1 1
U D
CP
16. 用一片 74LS163 计数器和 2 片 74LS138 译码器构成一个具有 12 路脉冲输出 的数据分配器。画出连接图，在图上标明第 1 路到第 12 路输出的位置
解：
74LS138
1 Q3 Q2 Q1
Q1
n 1 n 1
Q1
n
n n n n n
Q2
( X Q1 )Q2 ( X Q1 )Q2
n
Z Q1 Q2
X=0 00/1 10/1 X=1 X=0 X=1 X=1 11/ 0 X=0 01/1 X=1 X=0
Q1n Q2n 0 0 1 1 0 1 0 1
Q1n+1 Q2n+1 / Z X =0 10 / 1 11 / 1 01 / 1 00 / 0 X =1 11 / 1 10 / 1 00 / 1 01 / 0
QA QB QC QD
QA QB QC QD
(b) 模9计数器
74LS290 CP CP1 CP2 R01 R02 S91 S92
74LS290 CP CP1 CP2 R01 R02 S91 S92
QA QB QC QD
QA QB QC QD
(b) 模9计数器
15.若将下图接成 12 进制加法器，预置值应为多少？画出状态图及输出波形图。 解：预置值应 C=0，B＝1，A＝1。
LD CR
1
A1 A0 Y7 Y11
74LS138
17. 改用一片 74LS195 移位寄存器来代替上题中的 74LS163，完成同样的设计
解：
74LS138
1 Q3 Q2
Y0 Y1 ...... ...... Y11
G1 G2A G2B A2 A1 A0 G1
Y0
Q1 Q0
Y7 Y0
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10
解：
74LS290 CP CP1 CP2 R01 R02 S91 S92 74LS290 CP CP1 CP2 R01 R02 S91 S92
QA QB QC QD
QA QB QC QD
(a) 模8计数器
74LS290 CP CP1 CP2 R01 R02 S91 S92
74LS290 CP CP1 CP2 R01 R02 S91 S92
k =0 k =0
1000
S0
k =1 k =0
k =1 k =0
k =1 k =0
0001
k =1 k =0
0100
S3
k =0
S1
k =1
k =0
0010
k =1 k =1
S2
k =1
D0 Q0n 1 Q0n K Q3n K D1 Q1n 1 Q0n K Q1n K
n 1 n D 2 Q2 Q2 K Q1n K n D3 Q3n 1 Q2 K Q3n K
n 1 Q2
Q1n 1
0 1 1 0 0 0
Q0n 1
1 1 1 1 0 0
N 0 0 0 0 0 1
0 0 0 1 1 1 化简得：
0 0 1 1 1 0
n Z Q2 Q0n n 1 n Q1n Q2 Q2 Q0n n Q1n 1 Q2 Q0n n Q0n 1 Q2 Q1n
电路图：
Q0
Q1
Q2
0
1
2
12. 用 D 触发器设计 3 位二进制加法计数器，并画出波形图。
解:
Q1n 0 0 0 0 1 1 1 1
Q2n 0 0 1 1 0 0 1 1
Q3 n 0 1 0 1 0 1 0 1
Q1n+1 Q2n+1 Q3n+1 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0
PS
NS , Z X =0 S2 , 1 S1 , 0 S2 , 1 S3 , 0 X =1 S3 , 1 S2 , 1 S0 , 0 S2 , 0
? ?
D
?
E
S0 S1 S2 S3
Βιβλιοθήκη BaiduS0
0/1 1/1 0/0 1/0 1/0
S1
1/1
0/0
S3
S2
0/1
24. 某时序机状态图如下图所示。请用“一对一法”设计其电路