先进封装

Advance Package
亚科电子
马劲
1 第一部分2
第二部分
3
第三部分
4
第四部分
概述应用工艺&应用检测
目录contents
1 概述
摩尔定律的失效
摩尔定律是由英特尔创始人之一戈登·摩尔（Gordon Moore）提出来的。

其内容为：集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍。

这一定律揭示了信息技术进步的速度。

但是，进入新世纪后，实现等比例缩减的代价变得非常高，器件尺寸已接近单个原子，而原子无法缩减。

其次，尽管目前出现了多内核处理器，但日常使用的应用软件无法利用如此强大的处理能力；而建设芯片工厂的天价成本也阻碍摩尔定律了的延伸。

摩尔本人也明确表示，摩尔定律只能再延续十年，此后在技术上将会十分困难，在他看来，摩尔定律已经走到尽头。

由此将引起产业内的一系列的变革。

新摩尔定律
当今业界的发展趋势不是一味地追求缩小器件的几何尺寸，而是倾向于提供更多的附加功能和特性，从而开辟全新的应用领域，为客户提供多元化服务及开发工具，实现超越摩尔定律的目标。

超越摩尔定律的主要3种方式有：垂直3D封装，平面Fan-out封装和CoWoS
先进封装概述
垂直3D封装：
三维封装是将多个芯片垂直连接的一系列方法的统称，硅通孔封装技术（TSV）作为主流方案得到了迅猛发展。

硅通孔技术(TSV)是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。

Fan-out封装：
Fan-out封装是与扇入型封装（fan-in）相对的一种先进封装工艺，引脚的扇出增加了I/O，同时可以实现多功能芯片的组合，引用的工艺则为CMOS成熟工艺
CoWoS封装：
CoWoS封装是结合了Fan-out和3D封装的一种更先进的封装形式，垂直封装通过TIV实现层与层之间的互联，使封装之后的芯片功能更多，能耗更少
大幅度节约成本
省略基板工艺，省略后道封装芯片工艺
良率大幅度上升
半导体成熟工艺
Fan-out 采用KGD 芯片
可靠性高
高精度成熟工艺
电性能好
省略了芯片与基板、芯片与芯片直接的Wire bond
芯片集成度高
可以将多种功能芯片集成在一块
electrical reliability. YEILD COST SIP/SOC
先进封装的优势
2 应用
Memory chip stacking
3D IC Integration
DRAM, Hybrid
Memory Cube
(HMC)
High Bandwidth
Memory (HBM)
3D MEMS/IC
Integration
3D Hybrid
Integration
(CoWoS)
Samsung Mass-Produces Industry's First TSV-based DDR4 DRAM
Hybrid Memory Cube (HMC)
The hybrid memory cube is a 4-DRAM (each one with
2000+TSVs) on a logic controller
The TSV-DRAM is ~50-μm thick.
The TSV-DRAM is with 20-μm (tall) Cu pillar + solder cap.
The memory cube is assembled one DRAM at a time with
thermal compression bonding.
The heat dissipation is from 10W to 20W.
TSV diameter ~ 5 to 6-μm.
Intel’s “Knight’s Landing” with 8 HMC Fabricated by Micron
AMD’s graph card made by Hynix’s HBM, which is TCB of the
NCF DRAM chips one by one
Memory Chip Stacking with TSV for memory capacity, low power, and wide bandwidth.
HBM with ~2100 TSVs + Microbumps and Thermal Mechanical Bumps
Fingerprint identification
CMOS Image Sensor
Packaging and Testing towards “Full Wafer Level”
Nvidia’s P100 with TSMC’s CoWoS and
Samsung’s HBM2
Advance Package
01 Include WLCSP/Fan-out/CoWoS/POP/SoC… IN SMART PHONE 02 EX. SANMSUN/IPHEONE/HUAWEI/MI…… 50%+ Fan-out
AMKOR’s SWIFT
Other Application of Fan-out
目前Fan-out主要的应用还有MEMS、车载雷达、耳机滤波芯片、RF芯片、手机基带、电源管理、音频解码、WiFi模块、FPGA、CPU+GPU+Memory等等
Audio code Baseband RF
3 工艺&设备
3D Package TSV
介质层
扩散阻挡
层
种子层
导电填充 键合
TSV工艺
TSV
湿法刻蚀电化学刻蚀DRIE 激光刻蚀
深反应离子刻蚀，采用“博世”深孔刻蚀工艺。

在每个刻蚀/钝化循环周期中，暴露的硅被SF6各向同性刻蚀，再通过C4F8在通孔内壁淀积一层聚合物保护层，然后聚合物被分解去除，暴露的硅再被蚀刻，周而复始快速循环切换刻蚀和钝化，直至通孔达到工艺要求而结束。

在每个刻蚀周期中都会在通孔侧壁上留下扇贝状的起伏。

SiO2、SiN.....
介质层沉积
Via-First Via-last
SiO2、SiN.....
介质层沉积
AP/LP CVD PECVD 热氧化
SiO2、SiN.....
介质层沉积
AP/LP CVD PECVD 热氧化
扩散阻挡层沉积
Ti-TiN/Ta-TaN/W/WN/WCNTi-TiW
扩散阻挡层
沉积
MOCVD PECVD ALD
种子层沉积
Cu
种子层沉积
MOCVD iPVD PECVD ALD
孔填充
Cu/W
孔填充
PVD PECVD 电镀
键合工艺
Cu/W
键合
临时键合解键合永久键合
针对不同工艺
Fan-Out
Fan-Out
Chip-First
Face Down
Infineon/ASE/Nanium/STATS
ChipPAC/NXP…..
Face Up
ASE/TSMC/PTI
/Hua Tian
Chip-Last
Amkor/PTI/
IME
两种技术分支主要代表
Die Place
RDL Bumping rebuild 四个大工艺段
Compress ion Molding
Compress Molding
Tape Lamination ADT
Pick & Place BESI 8800 Compression Molding BOSCHMAN Debond&Grinding EVG
RDL&Bumping rebuild ****
Dice ADT/Disco
PI Coating EVG PR Coating EVG Mask Alinger EVG
Etch Polymer Strip PR&Descum EVG Trymax
Sputter UBM FHR PR coating EVG
Cu Plating NA Mask Alinger EVG
Strip PR Etch Ti/Cu EVG Trymax
RDL 2 ***
SnAgCu Ball STM/DEK/Heller
Chip First-Die Up
Chip First-Die Up
4 检测
AOI Bumping/RDL/Probe
检测纳米级别表征检测
检测表面粗糙度
三维轮廓
膜厚等等
扫描电镜
关键尺寸检测
椭偏仪
膜厚监测
检测设备
谢谢大家THANKS
马劲
2018.08.26。