实验三 译码显示电路
实验三译码显示电路
实验三译码显示电路姓名：zht学号：班级：15自动化2班日期：2016/10/21目录一、实验内容 (3)二、设计过程、仿真及实验步骤 (4)①设计过程 (4)②电路图及PROTEUS仿真测试 (6)③实验步骤 (9)三、实验数据及结果分析 (10)①实验数据 (10)②结果分析 (12)四、思考分析 (13)一、实验内容1.测试74LS194。
2.实现四节拍顺序脉冲发生器。
3.实现四位扫描译码显示电路。
采用四节拍顺序脉冲发生器产生的顺序脉冲作为Ds信号。
8421BCD码利用74LS197输入。
4.自行设计电路在LED数码管同时显示出8位学号。
实验仪器：1.数字电路实验箱、数字万用表、示波器。
2.器件：74LS48、74LS194、74LS73、74LS00。
二、设计过程、仿真及实验步骤①设计过程：1.将74LS194的CP接正脉冲，D、1D、2D、3D、r C、1S、0S分别接模拟开关，D接HIGH，QA、QB、QC、QD接“0-1”显示器。
先SR让r C=0检验是否能置零。
接着手动拨动开关控制D、1D、2D、3D的值来决定将要送入移位寄存器的信号，然后将r C、S、0S调为1并按1动正脉冲的按钮，通过观察“0-1”显示器来判断是否成功将D、1D、D、3D并行送数。
接着依次观察当r C1S0S为100、101、110时按动正2脉冲按钮后“0-1”显示器的状态来测试74LS194的保持、右移、左移功能是否正常。
2.按照实验教材要求依照该章节图（五）连接电路。
先将r C接LOW 来完成置零，然后将r C接HIGH、CP接连续脉冲即可完成要求的四节拍顺序脉冲发生器。
可将QA、QB、QC、QD接入示波器的通道接口来观察其波形。
3.按照实验教材的图（4）连接74LS48和数码管，接着将上一内容完成的四节拍顺序脉冲发生器的输出接入数码管的位选端，并通过74LS197产生八进制计数接入数码管段选端。
用正脉冲控制74LS197的CP，即可完成四位扫描译码显示电路。
译码显示电路实验报告
一、实验目的1. 熟悉译码显示电路的基本原理和组成；2. 掌握译码器和显示器的功能及使用方法；3. 通过实验，验证译码显示电路的工作性能；4. 培养动手实践能力和团队协作精神。
二、实验原理译码显示电路是一种将数字信号转换为可直观显示的图形或字符的电路。
它主要由译码器和显示器两部分组成。
译码器将输入的数字信号转换为对应的控制信号，显示器则根据这些控制信号显示相应的图形或字符。
1. 译码器：译码器是一种多输入、多输出的组合逻辑电路，其作用是将输入的二进制代码转换为输出的一组控制信号。
常见的译码器有二进制译码器、十进制译码器等。
2. 显示器：显示器用于显示译码器输出的控制信号。
常见的显示器有七段显示器、液晶显示器等。
本实验采用七段显示器，它由七个独立的段组成，通过控制每个段的亮与灭，可以显示0-9的数字以及其他符号。
三、实验仪器与器材1. 实验箱；2. 译码器（例如：74LS47）；3. 显示器（例如：七段显示器）；4. 连接线；5. 示波器（可选）；6. 电源。
四、实验步骤1. 熟悉实验箱和实验器材，了解译码器和显示器的功能及使用方法。
2. 按照实验原理图连接译码器和显示器，确保连接正确无误。
3. 在译码器输入端输入二进制代码，观察显示器是否按照预期显示相应的数字或符号。
4. 调整译码器的输入代码，验证译码器的工作性能。
5. （可选）使用示波器观察译码器和显示器的信号波形，进一步分析电路工作原理。
6. 记录实验数据，撰写实验报告。
五、实验结果与分析1. 当译码器输入端输入二进制代码时，显示器按照预期显示相应的数字或符号。
2. 调整译码器的输入代码，显示器能够正确显示相应的数字或符号。
3. 通过实验，验证了译码显示电路的基本原理和组成，掌握了译码器和显示器的功能及使用方法。
4. 在实验过程中，注意观察译码器和显示器的信号波形，有助于理解电路工作原理。
六、实验总结1. 本实验成功实现了译码显示电路的基本功能，验证了译码器和显示器的工作性能。
(3) 实验 计数译码显示电路(设计)
实验3 计数译码显示电路（设计）一、实验目的1、掌握2—10进制译码器和数码管的功能和使用。
2、熟悉集成计数器74LS90的功能。
3、学会用74LS90设计任意进制计数器。
二、实验仪器及器材1、数字电路实验箱 2.双踪示波器2、器件：74LS90（集成计数器）、74LS00、74LS47（BCD--七段译码器）、数码管 三、实验原理（含器件介绍） 1．集成计数器计数器是计算机和数字逻辑系统的基本部件之一，它不仅能计脉冲数，还能用作数字系统的分频器、定时器和运算器等。
根据计数器中数值增减的不同，计数器可以分为加法计数器、减法计数器以及两者兼有的可逆计数器；根据进位制不同，可分为二进制计数器、十进制计数器、八进制计数器等多种；根据计数器中各触发器状态的更新所受时钟脉冲控制的相同与否，可分为同步计数器和异步计数器。
本实验中采用的74LS90计数器是由二进制及五进制电路构成的中规模集成电路，引脚图如图3.1所示。
图3.1 74LS90引脚图0CP : Clock (Active LOW going edge) Input to ÷2 Section 1CP : Clock (Active LOW going edge) Input to ÷5 Section (LS90)1MR ,2MR : Master Reset (Clear) Inputs 1MS ,2MS : Master Set (Preset-9, LS90) Inputs 0Q : Output from ÷2 Section 1Q ,2Q ,3Q : Outputs from ÷5 (LS90) Sections图3.2 74LS90逻辑符号74LS90可以构成十进制计数器： a.将Q A 接到B CP ，计数脉冲由A CP 输入，则输出为8421码；b. 将Q D 接到A CP ，计数脉冲由B CP 输入，则输出为5421码。
译码显示电路试验报告
译码显示电路试验报告译码显示电路试验报告一、试验目标本试验主要目标是设计并实现一个译码显示电路，该电路接收一组二进制编码信号，并将其转换为对应的七段数码管显示输出，以实现数字的直观显示。
二、试验原理译码显示电路的核心原理是利用编码器将数字信号转换为二进制编码，再利用译码器将二进制编码转换对应的七段数码管点亮，以显示数字。
其中，七段数码管由七个独立的LED段（A、B、C、D、E、F、G）组成。
三、硬件设计1.编码器：采用4-to-16编码器，将4位二进制数转换为16位输出，以实现对输入信号的编码。
2.译码器：采用7-to-8译码器，将8位二进制数转换为7段数码管的输出，以实现对七段数码管的点亮。
3.数码管：采用共阳极七段数码管，接收译码器的输出信号，以显示相应的数字。
四、软件设计本试验采用Verilog HDL语言进行编程设计。
1.编码器模块：通过输入的4位二进制数，控制编码器的输出。
2.译码器模块：通过译码器将编码器的输出转换为七段数码管的输出。
3.数码管模块：通过驱动数码管的7个LED段，实现数字的显示。
五、测试与分析1.测试方法：通过改变输入的4位二进制数，观察数码管显示的数字是否正确。
2.测试结果与分析：对所有可能输入进行测试，均得到了正确显示结果，验证了电路的正确性。
六、结论本试验成功设计并实现了一个译码显示电路，该电路可以将4位二进制数转换为对应的七段数码管显示输出，实现了数字的直观显示。
本试验中，硬件设计合理，软件设计也达到了预期的目标。
但是，由于硬件设备的限制，本试验未能对更高位数的译码显示电路进行设计和测试。
在未来的工作中，我们建议进一步扩展电路的设计，以实现对更高位数数字的译码显示。
七、建议与展望本试验虽然已经实现了一个相对简单的译码显示电路，但是在实际应用中可能还需要进行一些改进和优化。
以下是对未来工作的建议和展望：1.考虑采用更先进的数字芯片技术，以提高电路的稳定性和可靠性。
数电实验报告 实验三 译码显示电路
数电实验报告实验三译码显示电路姓名：学号：班级：院系：指导老师：2016年目录实验目的： (2)实验器件与仪器： (2)实验原理： (3)实验内容： (7)实验过程： (8)实验总结： (9)实验：实验目的：1.掌握中规模集成译码器的逻辑功能和使用方法2.熟悉数码管的使用实验器件与仪器：1.数字电路实验箱、数字万用表、示波器2.器件：74LS48、74LS194、74LS73、74LS00实验原理：1.数码显示译码器（1）七段发光二极管（LED）数码管LED数码管是目前最常用的数字显示器，一个LED数码管可用来显示一位0~9十进制数和一个小数点。
小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随现实光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2~2.5V，每个发光二极管的点亮电流在5~10mA。
LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。
（2）B CD码7段译码驱动器此类译码器有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用74LS48 BCD码存锁/七段译码/驱动器。
驱动共阴极LED数码管。
A0、A1、A2、A3—BCD码输入端a、b、c、d、e、f、g—译码输出端，输出“1”有效，用来驱动共阴极LED数码管。
LT—灯测试输入端，LT= “0”时，译码输出全为“1”RBI—灭零输入端，RBI= “0”时，不显示多余的零。
BI/RBO—作为输入使用时，灭灯输入控制项。
作为输出端使用时，灭零输出端。
2.扫描式显示对多位数字显示采用扫描式显示可以节电，这一点在某些场合很重要。
对于某些系统输出的数据，应用扫描式译码显示，可使电路大为简化。
利用数码管的余辉效应和人眼的视觉暂留效应，虽然在某一时刻只有一个数码管在显示，但人眼看到的是多个数码管“同时”被点亮的效果。
有些系统，比如计算机，某些A/D 转换器，是以这样的形式输出数据的：由选路信号控制多路开关，先后送出（由高位到低位或由低位到高位）以为十进制的BCD码，如图（三）所示。
实验三四位二进制计数器计数、译码与显示.doc
实验三四位二进制计数器计数、译码与显示一、实验目的1 学习并掌握用VHDL语言、语法规则2 掌握VHDL语言进行二进制计数器的设计3 掌握译码显示电路的设计4 掌握顶层文件的设计5 掌握综合性电路的设计、仿真、下载、调试方法。
二实验仪器设备1 PC机一台2 EDA教学实验系统，1套3 CPLD实验装置，1套三实验内容实验内容：(1) 设计7段译码显示电路程序；（参考实验一）(2) 设计四位二进制计数器，进行计数；(3) 进行顶层电路设计；(4) 对计数值，用7段显示器进行显示；(5) 进行电路功能仿真与下载。
四. 实验操作步骤1 开机，进入MAX+PLUSⅡ CPLD开发系统。
2 在主菜单中选NEW，从输入文件类型选择菜单中选文本编辑文件输入方式，进行文本编辑。
对7段译码显示电路、四位二进制计数器、顶层电路分别进行编辑、保存与仿真。
3 打开Assign主菜单，选择计划使用的CPLD芯片。
4 点击编译按钮，对顶层电路进行编译。
5 点击Floorplan Editor子菜单，为设计的电路分配芯片引脚。
6进行芯片下载与硬件测试。
建议输入信号引脚为：时钟信号：73脚或31脚(8K板) 42脚或44脚（10K板）使能信号、复位信号选，第一组DIP开关或第二组DIP开关或第三组DIP开关，相应引脚参考讲义；LED七段（a,b,c,d,e,f,g）输出分配也必须与实验装置的相关端匹配，具体引脚参考实验讲义。
（见表功，如可选引脚13、14、15、16、18、19、20（8K板）或16、17、18、19、21、22、23（10K板））。
设计参考框图如下：五. 实验程序1、四位二进制计数器译码程序library IEEE;use IEEE.std_logic_1164.all;entity sysegd isport (x: in std_logic_vector(3 downto 0);s : out std_logic_vector (6 downto 0));end entity;architecture bin27seg_arch of sysegd isbeginprocess(x)begincase x(3 downto 0) iswhen "0000" => s <= "1111110"; -- 0when "0001" => s <= "0110000"; -- 1when "0010" => s <= "1101101"; -- 2when "0011" => s <= "1111001"; -- 3when "0100" => s <= "0110011"; -- 4when "0101" => s <= "1011011"; -- 5when "0110" => s <= "1011111"; -- 6when "0111" => s <= "1110000"; -- 7when "1000" => s <= "1111111"; -- 8when "1001" => s <= "1111011"; -- 9when "1010" => s <= "1110111"; -- Awhen "1011" => s <= "0011111"; -- bwhen "1100" => s <= "1001110"; -- cwhen "1101" => s <= "0111101"; -- dwhen "1110" => s <= "1001111"; -- Ewhen "1111" => s <= "1000111"; -- Fwhen others => NULL;end case;end process;end architecture;2、四位二进制计数器计数程序library IEEE;use IEEE.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity segd7 isport (clk,en : in std_logic;x : buffer std_logic_vector (3 downto 0)); end entity;architecture one of segd7 isbeginprocess(clk)beginIF (CLK'EVENT AND clk='1') thenif en='1' thenIF (x="1111") THENx<="0000";ELSEx <= x+'1';END IF;end if;end if;end process;end architecture;3、四位二进制计数器顶层文件library ieee;use ieee.std_logic_1164.all;entity segdtop isport(clk,en :in std_logic;s : out std_logic_vector (6 downto 0)); end segdtop;architecture behave of segdtop issignal temp1:std_logic_vector(3 downto 0);component segd7port(clk,en : in std_logic;x : buffer std_logic_vector (3 downto 0)); end component;component sysegdport (x: in std_logic_vector(3 downto 0);s : out std_logic_vector (6 downto 0));end component;beginu0:segd7 port map(clk,en,temp1);u1:sysegd port map(temp1,s);end behave;六. 实验结果图1、四位二进制计数器译码程序图2、四位二进制计数器计数程序图3、四位二进制计数器顶层文件。
键盘译码电路实验报告(3篇)
第1篇一、实验目的1. 理解键盘译码电路的工作原理。
2. 掌握键盘译码电路的设计方法。
3. 学会使用键盘译码电路实现键盘数据的读取。
二、实验原理键盘译码电路是将键盘上的按键信息转换为计算机可识别的二进制编码的电路。
本实验所采用的键盘译码电路是基于扫描矩阵原理设计的，它由键盘矩阵、扫描线、译码器、驱动器等部分组成。
1. 键盘矩阵：键盘矩阵是由行线和列线交叉组成的阵列，每行和每列分别对应一个按键。
当键盘上有按键按下时，行线和列线就会形成一个闭合回路，从而实现按键的识别。
2. 扫描线：扫描线用于对键盘矩阵进行扫描，通常采用逐行扫描的方式。
在扫描过程中，只有一行的行线被置为低电平，其他行线保持高电平，从而实现对列线的扫描。
3. 译码器：译码器用于将扫描到的按键信息转换为计算机可识别的二进制编码。
译码器通常采用74LS138芯片，它可以将3位二进制输入转换为8位输出，从而实现8个按键的译码。
4. 驱动器：驱动器用于将译码器输出的信号驱动到显示器或其他设备上。
驱动器通常采用74LS244芯片，它可以将译码器输出的8位信号转换为8位并行输出。
三、实验器材1. 计算机一台2. 键盘译码电路实验板一块3. 74LS138芯片一片4. 74LS244芯片一片5. 电阻、电容等电子元件6. 连接线若干四、实验步骤1. 搭建实验电路根据实验原理，搭建键盘译码电路实验板，连接键盘矩阵、扫描线、译码器、驱动器等部分。
2. 连接电路将74LS138芯片、74LS244芯片、电阻、电容等电子元件按照电路图连接到实验板上。
3. 设置扫描线将键盘矩阵的行线和列线分别连接到扫描线上，设置扫描线逐行扫描。
4. 编写程序编写程序，实现键盘数据的读取。
程序流程如下：（1）初始化键盘矩阵和扫描线，设置逐行扫描。
（2）扫描键盘矩阵，读取按键信息。
（3）将按键信息输入译码器，转换为二进制编码。
（4）将译码器输出的信号输入驱动器，驱动显示器或其他设备显示按键信息。
译码与显示电路
(2)译码器的扩展
用两个3-8线译码器74LS138就可以扩展一个4-16线译码器。按图3.2连接逻辑电路， 、 、 、 是逻辑电平开关，通过输出端的LED观察输出结果，并将结果填入自制表格。
图3.2译码器的扩展
(3)利用译码器和门电路，设计一个一位二进制全加器。
2、译码器显示电路实验
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
表3.2译码器的扩展结果记录表
(3)利用译码器和门电路设计一个一位二进制全加器。全加器要实现的真值表如表3.3所示：
输入端
输出端
A
B
C
S
F
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
表3.3一位二进制全加器真值表
由真值表及其化简可以得出各个输出的逻辑表达式，由此得出有译码器和门电路组成的一位二进制全加器的电路原理图如图３.6所示：
项目三 计数译码显示电路制作与调试
项目三计数译码显示电路任务1 认识电路图1 十进制数的计数译码显示电路框图图1所示为所示是SN7490A(计数器)、SN7449(七段译码器)、BS205(共阴极七段数码管)连接组成一位十进制数的计数译码显示电路的框图。
1.电路工作原理图2所示为计数译码显示电路原理图。
图2 计数译码显示电路原理图图3所示为计数译码显示电路仿真图。
图3 计数译码显示电路仿真图实物图图4所示为计数译码显示电路实物图。
图4 计数译码显示电路实物图任务2 元器件的识别与检测1.电路元器件的识别在电路的制作过程中，元器件的识别与检测是不可缺少的一个环节，读者在制作前可先对照表1逐一进行识别。
表1 计数译码显示电路元器件识别与检测任务3 电路制作与调试 1.电路制作步骤（1）按电路原理图的结构在图4单孔电路图中，绘制电路元器件排列的面局图。
图4 单孔电路板图（2）按工艺要求对元器件的引脚进行成形加工。
（3）按布局图在实验电路板上依次进行元器件的排列、插装。
（4）按焊接工艺要求对元器件进行焊接，直到所有元器件连接并焊完为止。
（5）烛接电源输入线或输入端子。
具体可参考图5所示为计数译码显示电路元器件装接图。
其中，电阻器、二极管采用卧式安装，电阻器的色环方向一致，电解电容器、磁片电容器采用立式安装。
按钮开关紧贴电路板安装，集成电路采用集成电路插座安装。
安装与焊接按电子工艺要求进行，但在插装与焊接过程中，应注意电解电容器、二极管及扬声器的正负极性。
2.电路调试接通电源，若电路工作正常，按下和松开轻触按钮，扬声器发出悦耳的“叮咚”声。
若电路工作不正常，可能出现的故障情况：（1）按下和松开按钮时，扬声器不发声。
①检查按钮是否损坏；②NE555引脚是否接错；③检查扬声器是否损坏；④检查电路是否有虚焊或脱焊等。
（2）按下和松开按钮时，扬声器一直发“叮”或“咚”声。
①检查按钮是否失灵；检查NE555管的④脚是否接错。
任务4 电路测试与分析拓展电路用集成计数器74LS90分别组成8421码十进制和六进制计数器，然后连接成一个60进制计数器（6进制为高位、10进制为低位）。
实验三编码、译码、显示电路
实验三编码、译码、显示电路
一、实验目的
1.掌握编码、译码过程及编码器和译码器的工作原理和设计方法
2.熟悉编码器、七段译码器、数码管等集成电路的典型应用
二、实验器材
1．面包板1块
2． BCD码（9~4线）优先编码器74LS147 1块
3．七段译码器 1块
4． 74LS00 1块
5．共阴级数码显示器1块
三、原理图
四、实验过程
1、用EWB软件对以上电路进行仿真
2、对面包上对安装实际电路，要求：按信号的流向进行安装。
先安装编码器，测试其功能，然后再安装与非门，测试其功能。
最后安装译码和显示电路。
五、实验数据
六、实验报告
1．写出实验目的、内容，写出设计过程，画出实验电路图。
2．根据面包板接线结果，写出实验数据。
3．总结编码、译码、显示电路的设计和使用的体会。
数电实验报告 实验三 译码显示电路
实验三 译码显示电路【实验目的】1.掌握中规模集成译码器的逻辑功能和使用方法2.熟悉数码管的使用【实验设计与分析】1.利用显示内容决定显示位置 （显示8位学号） （1.）设计思路依次产生0~7的BCD 码（我的学号没有大于7的数字）并利用74LS4统一接入数码管。
数码管不断接受0~7的数字编码，但是只有到某个指定数字，数码管的对应段选端接通（低电平），反之不接通，这样只有指定的数字能成功显示，如DIG1位，只有此时传入的BCD 码是0001（即数字1），DIG1才为低电平，那么在数码管上看到的效果就是只显示数字1。
同理，让DIG1~DIG7生效的BCD 码分别为0001 0100 0011 0011 0001 0000 0010 0011，当传入的信号从0000~1111逐渐变化时，即令每一位都依次会显示特定的数字，当信号频率加快，每一位数字点亮和熄灭的时间间距将变小，利用数码管余晖效应和视觉暂留，产生8位数字同时点亮的效果。
(2)真值表分析由于DIG1=DIG5 DIG3=DIG4=DIG8因此只分析DIG1 DIG2 DIG3 DIG6 DIG7的真值DIG1= (S 2’S 1’S 0)’ DIG2= (S 2 S 1’S 0’)’DIG3= (S2’S1S0)’ DIG6= (S2’S1’S0‘)’DIG7=(S2’S1S0’)’(3)电路设计采用74LS197 产生八进制输出，利用74LS138做成数据分配器产生DIG1~DIG7信号其中我的学号只需3位（000~111）即可表示完毕，因此74LS48元件的最高位地址端恒为0，接地即可，如下图完整的电路设计图如下：2.利用显示位置决定显示内容（显示8位学号）利用显示位置决定显示内容，则需要依次在DIG1~DIG7产生低电平，即产生连续的节拍信号，如下图由于器材限制，只能产生4路节拍信号，当每一个低电平出现时，利用逻辑电路产生一个BCD码并传入数码管中，使得数码管对应位点亮数字，就实现了有显示位置决定显示内容。
（Multisim数电仿真）计数、译码和显示电路
（Multisim数电仿真）计数、译码和显⽰电路实验3.11 计数、译码和显⽰电路⼀、实验⽬的：1. 掌握⼆进制加减计数器的⼯作原理。
2. 熟悉中规模集成计数器及译码驱动器的逻辑功能和使⽤⽅法。
⼆、实验准备：1.计数：计数是⼀种最简单、最基本的逻辑运算，计数器的种类繁多，如按计数器中另外⼀种可预计的⼗进制加减可逆计数器CD4510，⽤途也⾮常⼴，其引脚排列如图3.11.3所⽰，其中，E P 为预计计数使能端，in C 为进位输⼊端，1P ~4P 为预计的输⼊端，out C 为进位输出端，U /D 为加减控制端，R 为复位端，CD4510输⼊、输出间的逻辑功能如表3.11.2所⽰。
表3.11.2：。
2. 译码与显⽰：⼗进制计数器的输出经译码后驱动数码管，可以显⽰0~9⼗个数字，CD4511是BCD~7段译码驱动集成电路，其引脚排列如图3.11.4所⽰。
LT 为试灯输⼊，BI 为消隐输⼊，LE 为锁定允许输⼊，A 、B 、C、D为BCD码输⼊，a~g为七段译码。
CD4511的逻辑功能如表3.11.3所⽰。
LED数码管是常⽤的数字显⽰器，分共阴和共阳两种，BS112201是共阴的磷化镓数码管，其外形和内部结构如图3.11.5所⽰。
图3.11.5三、计算机仿真实验内容：1. 计数10的电路：(1).单击电⼦仿真软件Multisim7基本界⾯左侧左列真实元件⼯具条“CMOS”按钮，从弹出的对话框“Family”栏中选“CMOS_10V”，再在“Component”栏中选取4093BD和4017BD各⼀只，如图3.11.6所⽰，将它们放置在电⼦平台上。
图3.11.6(2).单击电⼦仿真软件Multisim7基本界⾯左侧左列真实元件⼯具条“Source”按钮，从弹出的对话框“Family”栏中选“POWER_SOURCES”，再在“Component”栏中选取“VDD”和地线，将它们调出放置在电⼦平台上。
(3). 双击“VDD”图标，将弹出如图3.11.7所⽰对话框，将“V oltage”栏改成“10”V，再点击下⽅“确定”按钮退出。
译码计数电路实验报告(3篇)
第1篇一、实验目的1. 掌握译码计数电路的基本原理和设计方法。
2. 熟悉常用计数器芯片（如74LS90、74LS161）的功能和特性。
3. 学习使用译码器（如74LS47、CD4511）实现数字信号的译码显示。
4. 培养动手能力和实验技能，提高数字电路设计水平。
二、实验原理译码计数电路是一种将输入的数字信号转换为输出信号的电路，常用于数字显示、计数器、定时器等应用。
本实验主要介绍以下两种译码计数电路：1. BCD码七段译码显示电路：将4位二进制输入转换为7段数码管的输出，用于显示0-9的数字。
2. 十进制计数电路：对输入的时钟脉冲进行计数，并在数码管上显示计数值。
三、实验仪器与设备1. 数字逻辑实验箱2. 示波器3. 74LS90二-五-十进制计数器4. 74LS47BCD码七段译码显示驱动器5. 7段共阴极数码管6. 逻辑分析仪（可选）四、实验内容1. BCD码七段译码显示电路（1）搭建电路：将74LS90的输出端连接到74LS47的输入端，数码管连接到74LS47的输出端。
（2）功能测试：使用逻辑分析仪或示波器观察74LS90的输出波形，验证其计数功能；同时观察数码管显示的数字，验证译码显示功能。
2. 十进制计数电路（1）搭建电路：将74LS90的输出端连接到74LS47的输入端，数码管连接到74LS47的输出端。
（2）功能测试：使用逻辑分析仪或示波器观察74LS90的输出波形，验证其计数功能；同时观察数码管显示的数字，验证译码显示功能。
五、实验结果与分析1. BCD码七段译码显示电路实验结果表明，当输入不同的二进制数时，数码管可以正确显示对应的数字，验证了BCD码七段译码显示电路的功能。
2. 十进制计数电路实验结果表明，当输入时钟脉冲时，计数器可以正常计数，数码管显示的数字也随之增加，验证了十进制计数电路的功能。
六、实验总结1. 本实验成功实现了BCD码七段译码显示电路和十进制计数电路，验证了译码计数电路的基本原理和设计方法。
北京科技大学数电实验三 Quartus II显示译码电路及触发器设计计数器
北京科技大学实验报告学院：高等工程师学院专业：自动化（卓越计划）班级：自E181 姓名：杨威学号： 41818074 实验日期：2020 年5月20日一、实验名称：显示译码电路1、实验内容与要求：（1）测试显示译码器74LS248的基本功能使LTN=0，其余为任意状态，这时数码管各段全部点亮，否则数码管是坏的。
再将BIN/RBON接地，数码管全灭，说明数码管是好的。
D、C、B、A分别接拨档逻辑开关，LTN、RBIN和BIN/RBON分别接逻辑高电平。
在不同输入状态下，将从数码管观察到的字形填入功能表中。
使LTN=1，BIN/RBON接一个发光二极管，在RBIN为1和0的情况，使拨档开关的输出为0000，观察灭零功能。
（2）用74LS154实现16进制显示译码器普通显示译码器能够实现10进制数的译码显示，如果要实现16进制数的译码显示需要自行设计74LS154的引脚分布：功能表：2、实验相关知识与原理：（1）数码显示器LC5011-11就是一种共阴极数码显示器。
它的引脚分布如下图所示，X为共阴极，DP为小数点。
其内部是八段发光二极管的负极连在一起的电路。
当在它的a、b、c、∙∙∙、g、DP加上正向电压时，各段发光二极管就点亮。
共阳极数码显示器则相反。
（2）显示译码器74LS248是BCD码到七段码的显示译码器，它可以直接驱动共阴极数码管。
引脚图：功能表：3、显示译码器74248的基本功能验证：（1）原理图截图（2）实验仿真仿真波形如下显示译码器74248的功能验证表格见下一页4、用74154实现十六进制显示译码器： （1）实验设计设i m 为译码器的对应的O0N-O15N 对应的输出，OA-OG 为对应七段数码管的每一根管的输入，因此根据16进制显示译码器的功能表中OA-OG 与D 、C 、B 、A 之间的关系，写出如下各逻辑表达式：14111356111214152121415147101513457912371301712OA mm m m OB m m m m m m OC m m m m OD m m m m m OE m m m m m m OF m m m m m OG m m m m =⋅⋅⋅=⋅⋅⋅⋅⋅=⋅⋅⋅=⋅⋅⋅⋅=⋅⋅⋅⋅⋅=⋅⋅⋅⋅=⋅⋅⋅（2）设计原理图截图（3）实验仿真仿真波形：仿真结果表：5、实验思考题：74248是4线-七段译码器，输出刚好对应共阴数码管的七段。
实验三译码显示电路
实验三译码显示电路实验三译码显示电路译码显示电路是由多个数字输入端口和一个显示端口构成的数字电路。
该电路将数字输入信号转换为相应的字形或字符形式，并通过显示端口输出，是数字系统中非常重要的部分。
本实验将学习到译码显示电路的基本原理、组成要素、设计方法以及实际应用。
下面将从以下几个方面进行详细的介绍：一、数码管的原理数码管是数字电路中最常见的数字输出设备之一，它是使用半导体技术制成的一种电子元件。
数码管通常由8个发光二极管（LED）组成，每个发光二极管对应一个数字位，它们可以组合成不同的数字和字母字符以显示在屏幕上。
数码管按照共阳和共阴两种方式区分，其中共阳数码管的阳极连接在信号源上，共阴数码管的阴极连接在信号源上。
二、二进制代码在数字系统中，数字信息通常使用二进制代码进行表示和存储。
二进制代码是由二个符号“0”和“1”组成的数字系统。
它利用位权值原理表示数字大小，其中位权从右往左每增加一位，权重就翻倍。
例如，一个8位的二进制代码可以表示0~255之间的任意数字。
三、译码芯片译码芯片是一种数字电路芯片，它能够将输入的二进制信号转换为对应的字符或数字形式，并通过数码管进行显示。
常见的译码芯片有7447、7448、74148等。
其中，7447是一个4位二进制-7段数码管译码器芯片，7448是一个BCD-7段数码管译码器芯片，74148是一个8位二进制-3线-8线译码器芯片。
这些译码芯片的功能相似，但使用的方式略有不同，需要根据实际情况进行选择。
四、译码显示电路的设计译码显示电路的设计可以分为两个主要步骤：电路分析和电路设计。
电路分析包括对数字信号或数字代码的分析、对数码管和译码芯片等元件的分析，制定电路图和逻辑关系等步骤；电路设计则包括对电路图细节的调整、对元件的选择和连接方式的确定，以及对电路的测试和调试。
在进行电路设计时，还需要考虑电路的功耗、稳定性和可靠性等因素。
五、译码显示电路的应用译码显示电路广泛应用于各种数字系统中，如计算机、计算器、智能卡、微控制器等。
实验三 数据选择及译码显示
现代电子技术实验
当接入计数器后， CP 端 输入 TTL 信号，输出端 Q A Q B 接数据选择器和显示控制译 码器的地址端A1、A0。由于 QBQA端以00、01、10、11循 环，构成一个模 4 的计数器。 当四个数码管以较高频率依 次点亮时，四位 LED 动态轮 流显示十进制数，看上去四 个数码管处于点亮的状态。 由于人们的视觉滞留现象， 只要在 1 秒内一个发光管亮 24次以上，每次点亮时间维 持 2ms 以上，则人眼感觉不 到闪烁，宏观上可看到多位 LED同时显示的效果。 CP输入最低频率为200HZ。
实验目的
实验原理
实验内容
注意事项
现代电子技术实验
4、数码管的四位动态显示测试
实验电路见数码管的四位动态显示图。将计数
实验目的
实验原理
器74LS161的CP端接入500Hz的TTL信号，输出端QB、QA 分别接至数据选择器的地址输入端 B 、 A 。设置四组 8421BCD码，记录数码管显示结果。若改变输入频率， 使之在10Hz--200Hz范围变化，观察显示效果，得出相 应结论。
实验目的
输 入 使 能 选 择
输
出
实验原理
G 1 0 0 0 0
B × 0 0 1 1
A × 0 1 0 1
Y0 1 0 1 1 1
Y1 1 1 0 1 1
Y2 1 1 1 0 1
Y3 1 1 1 1 0
实验内容
注意事项
现代电子技术实验
4、同步计数器
74LS161是最常用的四位二进制同步计数器 。该计数器能同步并行预置数据，异步清零， 具有清零、置数、计数和保持四种功能，且具 有进位信号输出，可串接计数使用。
现代电子技术实验
实验三 3-8译码器的功能测试及仿真
实验三3-8译码器功能测试及仿真一、实验目的1、掌握中规模集成3-8译码器的逻辑功能和使用方法。
2、进一步掌握VHDL语言的设计。
二、预习要求复习有关译码器的原理。
三、实验仪器和设备1．数字电子技术实验台1台2．数字万用表1块3．导线若干4.MUX PLUSII软件5.74LS138集成块若干四、实验原理译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。
不同的功能可选用不同种类的译码器。
译码器分为通用译码器和显示译码器两大类。
前者又分为变量译码器和代码变换译码器。
1．变量译码器（又称二进制译码器）用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。
若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。
而每一个输出所代表的函数对应于n个输入变量的最小项。
以3线－8线译码器74LS138为例进行分析，下图(a)、(b)分别为其逻辑图及引脚排列。
其中 A2、A1、A0为地址输入端，0Y～7Y为译码输出端，S1、2S、3S为使能端。
下表为74LS138功能表，当S1＝1，2S＋3S＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。
当S1＝0，2S＋3S＝X时，或 S1＝X，2S＋3S＝1时，译码器被禁止，所有输出同时为1。
3－8线译码器74LS138逻辑图及引脚排列图74LS138功能表输入输出S12S+3S A2A1A00Y1Y2Y3Y4Y5Y6Y7Y1 0 0 0 0 0 1 1 1 1 1 1 11 0 0 0 1 1 0 1 1 1 1 1 11 0 0 1 0 1 1 0 1 1 1 1 11 0 0 1 1 1 1 1 0 1 1 1 11 0 1 0 0 1 1 1 1 0 1 1 11 0 1 0 1 1 1 1 1 1 0 1 11 0 1 1 0 1 1 1 1 1 1 0 11 0 1 1 1 1 1 1 1 1 1 1 00 ×××× 1 1 1 1 1 1 1 1× 1 ××× 1 1 1 1 1 1 1 1二进制译码器实际上也是负脉冲输出的脉冲分配器。
译码显示电路实验报告
译码显示电路实验报告目录一、实验人二、实验目的三、实验仪器及器件四、实验电路图五、实验原理分析1、数码显示译码器（1）七段发光二极管（LED）数码器（2）四联数码管显示器2、 BCD码七段译码驱动器3、四节拍发生器4、异步计数器74LS1975、伪码识别电路六、模拟实验结果七、模拟实验心得一、实验人学院：软件学院专业：计应学号：09388094 姓名：廖心如二、实验目的1、掌握中规模集成译码器的逻辑功能和使用方法2、熟悉数码管的使用三、实验仪器及器件1、数字电路实验箱、数字万用表、示波器。
2、器件：74LS48X1,74LS194X1,74LS73X1,74LS00X2、7SEG-MPX4-CC四、实验电路图实验总电路图如图1所示。
五、实验原理分析1、数码显示译码器（1）七段发光二极管（LED）数码器分析：LED数码管是目前最常用的数字显示器，有共阴和共阳管两种类型的电路。
LED数码管可用来显示0～9十进制和一个小数点。
小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常为2～2.5V，每个发光二极管的点亮电流在5～10mA。
LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器（BCD码七段译码器驱动器），该译码器不但要完成译码功能，还要有相当的驱动能力。
（1）四联数码管显示器实验器件如图2所示。
图2分析：ABCDEFG引脚为七段译码电路输入端，7个输入端电位的不同，可显示0～9的数字信号。
1234引脚为显示器选择端，当任何一个为低电平时，即显示相对应的二极管。
1对应最左边，4对应最左边，2、3分别对应中间的两个。
如输入端1为低电平时，ABCDEFG的电位信号是由数字1转变而来的，则最左边的显示管显示的数字就是“1”。
（2）B CD码七段译码驱动器电路图如图3所示。
图3分析：ABCD引脚为BCD码输入端，QA、QB、QC、QD、QE、QF、QG为译码输出端，输出“1”有效，可用于驱动四个公阴二极管显示器。
计数、译码、显示电路实验报告
计数、译码、显示电路实验报告实验目的1．掌握集成十进制计数器、显示译码驱动器及数码管的功能与使用方法。
2．学习译码器和共阳极七段显示器的使用方法。
3．进一步熟悉用示波器测试计数器输出波形的方法。
一、实验原理生活中常需要将计数脉冲值直观的显示出来，它的实现一般经过了下面几个步骤，如图，输出的脉冲信号通过显示器显示出相应的数字。
图3.7.1计数、译码、显示框图1．计数器输入的脉冲数通过计数器计数，并将结果用8421 BCD 码表示出来，本实验中采用了一种十进制计数器74LS160。
以74160为例，通过对集成计数器功能和应用的介绍，帮助读者提高借助产品手册上给出的功能表，正确而灵活地运用集成计数器的能力。
（1）74LS160的功能介绍74LS160为十进制可预置同步计数器，其逻辑符号如图，功能表见表表3.7.l74LS160的功能表输入输出CT P CT T CP D0 D1D 3 D4Q 0 Q1 Q2 Q3计数器译码器显示器脉冲信号CR LDL ××××××××L L L L H L ××↑ d 0 d 1 d 2 d 3d 0 d 1 d2d3H H H H↑××××计数 H H L ××××××保持 H H× L×××××保持注意：3210Q Q Q Q CT COT 计数器有下列输入端：异步清零端CR （低电平有效），时钟脉冲输入端CP ，同步并行置数控制LD （低电平有效），计数控制端 CT T 和 CTp ，并行数据输入端D 0～D 3。
它有下列输出端：四个触发器的输出端Q 0～Q 3，进位输出CO。
根据功能表3.7.l ，可看出74160具有下列功能：①异步清零功能：若CR 输入低电平，则不管其他输入端（包括CP 端）如何，实现四个触发器全部清零。
课件：实验三、计数译码显示电路
三、实验原理
用74LS161设计任意进制计数器。六十 进制计数、译码和显示电路的方框图如图所 示。
译码器
Q4 Q3 Q2 Q1
六进制计数器
译码器
Q4 Q3 Q2 Q1
十进制计数器
CP
74LS161管脚及功能A QB QC QD T LD
16 15 14 13 12 11 10 9 74LS161
1 2 3 4 5 6 78
Cr CP A B C D P GND
清除
允许 数据输入
见实验指导书P117
输入
时 钟
清 除
置 数
P
T
XLXXX
H L X X
H H H H
XHH L X
XHHX L
输出 Qn
清除 置数 计数 不计数 不计数
三、实验原理
计数器74LS161(用Mulitisim7仿真74LS163) 为4位二进制加法计数器，163的LD,CR端子 是同步的。设计要用同步脉冲。
实验三 计数、译码和显示电路
一、实验目的
1.进一步学习译码器和七段显示器的使用方 法； 2.掌握构成六十进制计数、译码和显示电路; 3.掌握构成任意进制计数、译码和显示电路 功能。
二、设计任务与要求
1.基本内容 (1)用中规模集成电路，设计六进制计数器(置
数法)、十进制计数器(复位法)。 (2)设计一个六十进制计数、译码和显示电路。 2.扩展内容 用Multisim7设计一个(60+台号)进制计数器。
1.用置数法设计六进制计数器，用复位法设 计十进制计数器，并在实验台上实现;
2.设计一个六十进制计数器，并在实验台上 实现;
3.用Multisim7设计一个在六十进制计数基础 上，加上你所在实验台号的译码和显示电 路 (扩展)。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验三译码显示电路
姓名：zht
学号：
班级：15自动化2班
日期：2016/10/21
目录
一、实验内容 (3)
二、设计过程、仿真及实验步骤 (4)
①设计过程 (4)
②电路图及PROTEUS仿真测试 (6)
③实验步骤 (9)
三、实验数据及结果分析 (10)
①实验数据 (10)
②结果分析 (14)
四、思考分析 (15)
一、实验内容
1.测试74LS194。
2.实现四节拍顺序脉冲发生器。
3.实现四位扫描译码显示电路。
采用四节拍顺序脉冲发生器产生的顺序脉冲作为Ds信号。
8421BCD码利用74LS197输入。
4.自行设计电路在LED数码管同时显示出8位学号。
实验仪器：
1.数字电路实验箱、数字万用表、示波器。
2.器件：74LS48、74LS194、74LS73、74LS00。
二、设计过程、仿真及实验步骤
①设计过程：
1.将74LS194的CP接正脉冲，
D、1D、2D、3D、r C、1S、0S分别接
模拟开关，
D接HIGH，QA、QB、QC、QD接“0-1”显示器。
先让r C=0 SR
检验是否能置零。
接着手动拨动开关控制
D、1D、2D、3D的值来决
定将要送入移位寄存器的信号，然后将r C、
S、0S调为1并按动正脉
1
冲的按钮，通过观察“0-1”显示器来判断是否成功将
D、1D、2D、
D并行送数。
接着依次观察当r C1S0S为100、101、110时按动正脉3
冲按钮后“0-1”显示器的状态来测试74LS194的保持、右移、左移功能是否正常。
2.按照实验教材要求依照该章节图（五）连接电路。
先将r C接LOW 来完成置零，然后将r C接HIGH、CP接连续脉冲即可完成要求的四节拍顺序脉冲发生器。
可将QA、QB、QC、QD接入示波器的通道接口来观察其波形。
3.按照实验教材的图（4）连接74LS48和数码管，接着将上一内容完成的四节拍顺序脉冲发生器的输出接入数码管的位选端，并通过74LS197产生八进制计数接入数码管段选端。
用正脉冲控制74LS197的CP，即可完成四位扫描译码显示电路。
显示的数字为由正脉冲控制的74LS197输出的二进制计数转化为十进制数字的结果。
4.因为本人学号里没有8和9，故只需通过74LS197产生八进制计数，将输出接入数码管段选端。
同时也要将74LS197的输出接入74LS138
的S2、S1、S0，将74LS138的G1接HIGH，A
G2接LOW，使其
G2、B
正常工作。
这时每当74LS197输出一个特定的二进制计数，74LS138相对应的输出端便输出0，其余的输出1。
故只需将数码管的位选端接需要显示的数字对应的74LS138的输出端即可（比如要在第一位和第三位显示2，则将位选端的第一位和第三位接74LS138的
Y输出端。
1
这样当74LS197输出0010时，74LS138输出端中
Y为0，其余为1，
1
此时数码管中只有接
Y的第一位和第三位会显示数字2，其余不显示。
）
1
这样便可以使特定的数字在特定的位置亮。
若作为CP的连续脉冲频率足够高，我们则可以同时看到在不同位置显示的数字，即可完成在LED数码管同时显示8位学号。
（若学号有8和9，则需通过74LS197产生十六进制计数，将Q0、Q1、Q2接入S0、S1、S2。
Q3控制G1，使Q3为1时G1位0，74LS138不工作。
并通过设计一定的逻辑电路创造两个输出端：一个能在74LS197输出1000时为0，其余时刻为1；一个能在74LS197输出1001时为0，其余为1。
这两个输出端作为74LS138输出端的补充，若某一位需显示8或9，则将其位选端接这两个输出端中的一个。
图如下）。
若学号有8和9，实验内容4的逻辑电路设计图：
②电路图及PROTEUS仿真测试：
实验内容2：
实验内容3：
固定8421BCD码为1000。
CP高频率下（肉眼无法看出灯的闪烁，故看起来灯全部都在亮）：
CP低频率下（LED灯从左至右依次亮起再熄灭）：
实验内容4：
③实验步骤：
内容1：按照设计连接电路并且拨动模拟开关进行测试。
先选定一组
D、1D、2D、3D的值来决定将要送入移位寄存器的信号，然后将r C、
S、0S调为1并按动正脉冲的按钮，通过观察“0-1”显示器来判断1
是否成功将
D、1D、2D、3D并行送数。
接着依次观察当r C1S0S为100、
101、110时按动正脉冲按钮后“0-1”显示器的状态来测试74LS194的保持、右移、左移功能是否正常。
内容2：按照实验教材图（五）连接电路，然后先将r C接LOW来完成
置零，然后将r C接HIGH、CP接连续脉冲即可完成要求的四节拍顺序
脉冲发生器。
也可以将r C接一模拟开关，模拟开关关闭来完成置零，模拟开关打开来触发四节拍发生器运行。
最后将74LS194中的QA、QB、QC、QD接入示波器的通道接口来观察其波形。
内容3：因为实验用的实验箱已经整合了74LS48和数码管的电路，所以只需将上一内容完成的四节拍顺序脉冲发生器的输出QA、QB、QC、QD接入数码管的位选端，其余步骤与设计过程所述相同。
最后还要观察在不同的时钟频率下数码管显示的差异。
内容4：按照设计过程4连接好电路之后，将连续脉冲的频率调至高频率，使不同数字显示的间隔时间缩小，数字闪烁的频率加快，从而在视觉上显示全部8个数字。
三、实验数据及结果分析
①实验数据：
实验内容2：
四节拍顺序脉冲发生器输出端波形图：
D0、D1、D2、D3分别为四节拍发生器中74LS194的数据输出端QA、QB、QC、QD。
实验内容3：
CP高频率下（肉眼无法看出灯的闪烁，故看起来灯全部都在亮）：
CP低频率下（四个七段数码管从左至右依次亮起再熄灭）：
实验内容4：
②结果分析：
实验结果与预期结果十分相符，符合实验内容，检验了设计过程的正确性。
四、思考分析
分析CP 脉冲上升沿和下降沿的输入顺序对实验结果的影响：
CP 脉冲上升沿和下降沿的输入顺序主要会对四节拍顺序脉冲发生器的工作产生影响。
因为74LS194是上升沿触发，JK 触发器是下降沿触发，所以如果CP 是上升沿输入，那么四节拍发生器会如实验原理正常触发，即先触发74LS194进行并行送数，并使K=0，然后紧跟着的下降沿触发JK 触发器改变Q 的值并进行接下来的右移进程。
如果CP 是下降沿输入，那么JK 触发器会先触发，此时K=1、J=1，触发后会交换Q 和Q 的值。
r C 负脉冲过后，JK 触发器中Q=0，Q =1，所以Q 和Q 的值交换后Q =0，Q=1，即此时r C 1S 0S =101。
接着的上升
沿会触发74LS194使置入的数字右移，但因为之前并没有并行送数，所以QA 、QB 、QC 、QD 依然为0，K 依然为1。
第二个下降沿来到时再次触发JK 触发器，使Q 和Q 的值在交换一次，此时Q =1、Q=0，即此时r C 1S 0S =111，接着的上升沿会触发74LS194并进行并行送数，此时
它便会和CP 为上升沿输入时一样正常工作。
总结以上，CP 脉冲上升沿和下降沿的输入顺序最终都会使四节拍顺序脉冲发生器正常工作，但如果CP 脉冲是下降沿输入则会比其为上升沿输入的情况慢一个半时钟周期达到正常工作的状态。