TEG设备及量测项目介绍
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1. M1 pattern过小->黄光, 蚀刻 2. M2 pattern不佳->黄光, 蚀刻 3. GI层厚度异常->薄膜 4.N+层的参杂深度与范围定义->薄膜, 黄 光, 蚀刻 5.I1层致密度
相关站点
1200, 1300,1400 2200,2300,2400
3200, 3300,3400,3
G M1
+
-------------------VG<0
C=C(GIN)
ET item-组件特性
Vth: threshold voltage, 以I(6)与I(8)之斜率对I(7)做切 线, 与 Id =0之切点电压值（VD=10V）。
UL0.5, US10: VD =0.5V(线性区)与10V(饱和区)时的 electron mobility。
a
a
a
R_M2_ITO
DEVICE R_M2_ITO
Layer
M Pass 2 hole
量测值异常对应结构可能缺陷
1.M2阻值异常-> 薄膜品质, check R_M2
黄光,蚀刻->看线宽是否异
常, check R_M2
2.ITO阻值异常-> 薄膜品质, check R_ITO
ITO
黄光,蚀刻->看线宽是否异
TESTER机柜
TEG workstage
Y轴线性马达
Z轴线性马达
X轴线性马达 气盘
玻璃载台
测试头Probe 空气避震器
TEG workstage
Probe card
Stage
支撐pin
TEG probe card
封闭环境，避免光 子能量影响测试
吹去空气中的水气等影响。 量测电容、电阻、IV curve
线模式进行量测。
量测系统
仪器连接
探针卡
量测仪器
R2T-二线电阻
Iforce_pad
Rcable
IForce RDUT
+
VMeas
Rcable
Isink_pad
-
消除测量中的电缆电阻
图示Testkey量测位置
图示线路接线方式
R4T - 四线电阻
Iforce_pad
Rcable
IForce RDUT
经转可得G layer 厚度
结构特性-阻抗量测
• R=ρ(L/W)(1/t), • ρ=四点探针量得电阻系数 • L=片电阻长度 • W=片电阻宽度 • t=片电阻厚度(膜厚)
, • 设计值W/L=1000
L
W t
• ρ=2π(V/I)/[1/S1-1/(S1+S2)-1/(S2+S3)+1/S3]
patte源自文库n
3200,3300,3400 2200 2400
• 将TFT组件视为开关，则期望VG电 压小于VTH时组件的呈现高阻抗。本 项可检测IN层沉积时是否有杂质混 入而导致阻抗降低。
C(±20)
DEVICE
Layer
C(± 20) M1 GIN M2
量测值异常对应结构可能缺陷
相关站点
1.M2阻值异常->薄膜品质, check R_M2 3200,3300,3400
量测
Route
规划
• Test Route : 整批生产测试。
• Recipe Route : 编辑测试计划和查看测试计划内容。
• Debug Route : 测试条件验证和测量结果调试。
• Algo Route : 测量演算法开发。
Test Route
资料存取
Recipe 编辑
全自动探针台
(CTC TFT)
TFT Array
Pixel
Gate line
TFT device
Signal line
TFT
控制流到ITO区域的电荷量就可以决定了电场大小。液晶会受到上下两板
之间的电场大小所控制而变动不同的角度，从而起到旋光的作用。
Channel length
Electric Current
PV
SIN
SIN
Source
3.check PAD接点, 可能因为M2剖面Profil不
佳导致ITO断线
5880 3400
R_M1_ITO
DEVICE R_M1_ITO
Layer
量测值异常对应结构可能缺陷
相关站点
M1
G-layer hole
1.M1阻值异常->薄膜品质, check R_M1
黄光,蚀刻->看线宽是否
异常,
check R_M1 2.ITO阻值异常->薄膜品质, check
VM1_pad
Rcable I≈0
+
-
VSense
Rcable
Isink_pad
I≈0
消除测量中的电缆电阻
11 ~ 8
7~4
图示Testkey量测位置
图示线路接线方式
ET item-结构特性
R_M1, R_M2, R_ITO: Metal1, Metal2与ITO阻值。 R_M1_ITO, R_M2_ITO: Metal1, Metal2与ITO contact
5880 3400
• 利用ITO覆盖M2层， 用来评断M2的蚀 刻后profile是否过 陡而导致阶梯效应， 而使ITO断线。
R_Si
DEVICE
Layer
R_SI
GIN M2
量测值异常对应结构可能缺陷
相关站点
1.M2阻值异常->薄膜品质, check R_M2
2.GIN沉积异常, check C(+/- 20) 3.GIN profile不佳->check C(+/- 20)
• V=探针量得电压 • I=探针给定电流
I out Vout V in I in
• S1,S2,S3=探针间距
S
S
S
• S1=S2=S3=S, ρ=2πS(V/I)
1
2
3
R_M1, R_M2
DEVICE
Layer
R_M1 M1
DEVICE
Layer
R_M2
M2
量测值异常对应结构可能缺陷
1.M1薄膜异常->沉积, check R_M1_ITO 黄光,蚀刻->看线宽是否
Layer
R_M2_Pro
M 2
ITO
量测值异常对应结构可能缺陷
相关站点
1.ITO薄膜异常->沉积, check R_ITO 黄光,蚀刻->看线宽
是否异常, check R_ITO
profile 2.回火制程异常 3.check PAD接点, 可能因为M2剖面 Profile不佳导
致ITO断线
5200, 5300,5400,
I(8), I(21): VG =8V与21V, VD =10V时的Id值。 R_TFT : VD =0.5V, VG=8V时TFT的channel阻值。 I(-2), I(-6), I(-10), I(-15), I(-25): VG 为负值, VD =10V
时的Id值。
UL0.5, US10
相关站点
3200, 3300,3400 1400
R_ITO
DEVICE
R_ITO
Layer
量测值异常对应结构可能缺陷
相关站点
1.ITO薄膜异常->沉积, check R_M2_PRO 黄光,蚀刻->看线宽是否异
5200, 5300,5400,
ITO
常, check M2 PRO profile 2.回火制程异常
2.GIN沉积异常, check R_SI
2200
3.GIN profile不佳->check R_SI pattern
2400
V=0
M2
IN --------------------
G
+++++++++++++++++++
M1
VG>0
C=C(G-SiNx)
V=0
M2
IN
+ ++ + ++ + +++++++++++++
常, check R_ITO
回火制程异常, check
R_ITO
3.VIA hole profile不佳->check PAD pattern
相关站点
3200,3300, 3400
5200,5300, 5400, 5880
2200,4200, 4300, 4400
a
a
a
a
R_M2_PRO
DEVICE
异常, check其他M1 patten
相关站点
1200, 1300,1400
量测值异常对应结构可能缺陷
1.M2薄膜异常->沉积, check R_M2_PRO 黄光,蚀刻->看线宽是否
异常, check M2 PRO profile
2.check PAD接点, 可能因为M1剖面 Profile
不佳导致M2断线,
sat (
ID (7) ID (6) 76 2
ID (8) ID (7)
87
)2 /( CIW )
2L
LIN
(
ID (7) ID (6) 76
2
ID (8) ID (7) 8 7 ) /(CIWVD ) L
UL0.5
DEVIC E
Layer
UL0.5 GIN M2
量测值异常对应结构可能缺陷
48
68
Chip B
6
Chip D
26
46
Chip F
Chip H
66
4
Chip A
2
(0,0)
24
44
64
Chip C
Chip E
Chip G
22
42
62
TEG 系统框架
Algo Route
Algo 资料库
System Configuration
Utility
Debug
PC
Route
Recipe
阻值。 R_M2_PRO: ITO 爬过 M2 阻值。 R_SI: VG =3V时的TFT channel阻值。 C(-20) or D_SI: frequency 100kHz, bias = -20 V所得之
电容值, 经转换可得GIN layer 厚度。 C(+20): frequency 100kHz, bias = 20 V所得之电容值,
IDS
线性 区
饱和 区
VDS(sat)
VDS
由于ID/VD的响应曲线可由VD=VDSAT(饱和电压)来区分 成两种模式，由实验可推得两组公式来描述VD,ID以及 VG间的关系。
线性: ID ≒ (W/L)μCI(VG-Vth)VD
饱和: ID ≒ (W/2L)μCI(VG-Vth)²
由Id(6),Id(7),Id(8)带入这两组公式可推得不同信号输 入时的的电子迁移率，电子迁移率与组件的驱动电流 有关，由此量测结果可以比对是否满足设计需求。
Loader
Cassette holder
方法说明
位置和测量点数量：5个TEG结构（黄色），测试顺序为左上，中，右下，
。 左 下，右参见右侧12芯 片设备的示例
Probe card
Measurement Position
Testkey position
Measurement position
8
28
1200,1300,1400
Pass hole
ITO
R_ITO 异常,
黄光,蚀刻->看线宽是否
5200,5300,5400, 5880
check R_ITO 回火制程异常, check
4200,4300,4400
R_ITO
3.VIA hole profile不佳->check PAD
pattern
a
Drain
n+
－－－－－
a-Si
+++++
AS
SIN
SIN
Glass
GL Positive voltage
TH
ITO
TEG workstage
HEPA
机台内观 察视窗
信号灯
EMO EMO
主break视窗
气盘阀件观察窗口
TEG workstage
入料口
TESTER操作萤幕 CIM操作萤幕
机台操作荧幕
TEG introduction
Summary
TEG量测概述（3~5）
1.量测原理及Array制程概述
TEG设备介绍（6~21）
1.硬件系统 2.软件系统
TEG量测项目（22~38）
1.ET item-结构特性 2.ET item-组件特性
TEG量测案例（39~51）
TEG量测概述
SMU (6430/2400/2450)
SWM (707B)
LCR (4980)
TEG 测试界面
Offline :以模拟的方式在没有仪器存在的情况下进行测试。 Online : 启动连接中的仪器，幷开始量测。 Prober_Mode :以模拟的方式将Tester设置为连线模式，将Prober设置为离 Quit : 返回上一个视窗。
氮氣頭 Probe card
Probe card Stage
9pin
1pin
Hardware Introduction
Prober and Loader 侧视图
Signal cable
Arm C
Arm A
Card2 Card1
Arm B
Card4 Card3
Stage
Cassette2 Cassette1
❖ What is TEG?
❖ • T : Test (试验) ❖ • E : Element (元素) ❖ • G : Group (群组)
Test Element Group。
Voltage Current Resistance Capacitance
Array简介
从TFT面板的正上方看下去，我们可以看到数百万个排界整齐的小元件TFT device以及控制液晶的ITO区域（InTi Oxcide，此材料为透明导电金属，如下 图中大圆圈内每个长方形区域其TFT device
相关站点
1200, 1300,1400 2200,2300,2400
3200, 3300,3400,3
G M1
+
-------------------VG<0
C=C(GIN)
ET item-组件特性
Vth: threshold voltage, 以I(6)与I(8)之斜率对I(7)做切 线, 与 Id =0之切点电压值（VD=10V）。
UL0.5, US10: VD =0.5V(线性区)与10V(饱和区)时的 electron mobility。
a
a
a
R_M2_ITO
DEVICE R_M2_ITO
Layer
M Pass 2 hole
量测值异常对应结构可能缺陷
1.M2阻值异常-> 薄膜品质, check R_M2
黄光,蚀刻->看线宽是否异
常, check R_M2
2.ITO阻值异常-> 薄膜品质, check R_ITO
ITO
黄光,蚀刻->看线宽是否异
TESTER机柜
TEG workstage
Y轴线性马达
Z轴线性马达
X轴线性马达 气盘
玻璃载台
测试头Probe 空气避震器
TEG workstage
Probe card
Stage
支撐pin
TEG probe card
封闭环境，避免光 子能量影响测试
吹去空气中的水气等影响。 量测电容、电阻、IV curve
线模式进行量测。
量测系统
仪器连接
探针卡
量测仪器
R2T-二线电阻
Iforce_pad
Rcable
IForce RDUT
+
VMeas
Rcable
Isink_pad
-
消除测量中的电缆电阻
图示Testkey量测位置
图示线路接线方式
R4T - 四线电阻
Iforce_pad
Rcable
IForce RDUT
经转可得G layer 厚度
结构特性-阻抗量测
• R=ρ(L/W)(1/t), • ρ=四点探针量得电阻系数 • L=片电阻长度 • W=片电阻宽度 • t=片电阻厚度(膜厚)
, • 设计值W/L=1000
L
W t
• ρ=2π(V/I)/[1/S1-1/(S1+S2)-1/(S2+S3)+1/S3]
patte源自文库n
3200,3300,3400 2200 2400
• 将TFT组件视为开关，则期望VG电 压小于VTH时组件的呈现高阻抗。本 项可检测IN层沉积时是否有杂质混 入而导致阻抗降低。
C(±20)
DEVICE
Layer
C(± 20) M1 GIN M2
量测值异常对应结构可能缺陷
相关站点
1.M2阻值异常->薄膜品质, check R_M2 3200,3300,3400
量测
Route
规划
• Test Route : 整批生产测试。
• Recipe Route : 编辑测试计划和查看测试计划内容。
• Debug Route : 测试条件验证和测量结果调试。
• Algo Route : 测量演算法开发。
Test Route
资料存取
Recipe 编辑
全自动探针台
(CTC TFT)
TFT Array
Pixel
Gate line
TFT device
Signal line
TFT
控制流到ITO区域的电荷量就可以决定了电场大小。液晶会受到上下两板
之间的电场大小所控制而变动不同的角度，从而起到旋光的作用。
Channel length
Electric Current
PV
SIN
SIN
Source
3.check PAD接点, 可能因为M2剖面Profil不
佳导致ITO断线
5880 3400
R_M1_ITO
DEVICE R_M1_ITO
Layer
量测值异常对应结构可能缺陷
相关站点
M1
G-layer hole
1.M1阻值异常->薄膜品质, check R_M1
黄光,蚀刻->看线宽是否
异常,
check R_M1 2.ITO阻值异常->薄膜品质, check
VM1_pad
Rcable I≈0
+
-
VSense
Rcable
Isink_pad
I≈0
消除测量中的电缆电阻
11 ~ 8
7~4
图示Testkey量测位置
图示线路接线方式
ET item-结构特性
R_M1, R_M2, R_ITO: Metal1, Metal2与ITO阻值。 R_M1_ITO, R_M2_ITO: Metal1, Metal2与ITO contact
5880 3400
• 利用ITO覆盖M2层， 用来评断M2的蚀 刻后profile是否过 陡而导致阶梯效应， 而使ITO断线。
R_Si
DEVICE
Layer
R_SI
GIN M2
量测值异常对应结构可能缺陷
相关站点
1.M2阻值异常->薄膜品质, check R_M2
2.GIN沉积异常, check C(+/- 20) 3.GIN profile不佳->check C(+/- 20)
• V=探针量得电压 • I=探针给定电流
I out Vout V in I in
• S1,S2,S3=探针间距
S
S
S
• S1=S2=S3=S, ρ=2πS(V/I)
1
2
3
R_M1, R_M2
DEVICE
Layer
R_M1 M1
DEVICE
Layer
R_M2
M2
量测值异常对应结构可能缺陷
1.M1薄膜异常->沉积, check R_M1_ITO 黄光,蚀刻->看线宽是否
Layer
R_M2_Pro
M 2
ITO
量测值异常对应结构可能缺陷
相关站点
1.ITO薄膜异常->沉积, check R_ITO 黄光,蚀刻->看线宽
是否异常, check R_ITO
profile 2.回火制程异常 3.check PAD接点, 可能因为M2剖面 Profile不佳导
致ITO断线
5200, 5300,5400,
I(8), I(21): VG =8V与21V, VD =10V时的Id值。 R_TFT : VD =0.5V, VG=8V时TFT的channel阻值。 I(-2), I(-6), I(-10), I(-15), I(-25): VG 为负值, VD =10V
时的Id值。
UL0.5, US10
相关站点
3200, 3300,3400 1400
R_ITO
DEVICE
R_ITO
Layer
量测值异常对应结构可能缺陷
相关站点
1.ITO薄膜异常->沉积, check R_M2_PRO 黄光,蚀刻->看线宽是否异
5200, 5300,5400,
ITO
常, check M2 PRO profile 2.回火制程异常
2.GIN沉积异常, check R_SI
2200
3.GIN profile不佳->check R_SI pattern
2400
V=0
M2
IN --------------------
G
+++++++++++++++++++
M1
VG>0
C=C(G-SiNx)
V=0
M2
IN
+ ++ + ++ + +++++++++++++
常, check R_ITO
回火制程异常, check
R_ITO
3.VIA hole profile不佳->check PAD pattern
相关站点
3200,3300, 3400
5200,5300, 5400, 5880
2200,4200, 4300, 4400
a
a
a
a
R_M2_PRO
DEVICE
异常, check其他M1 patten
相关站点
1200, 1300,1400
量测值异常对应结构可能缺陷
1.M2薄膜异常->沉积, check R_M2_PRO 黄光,蚀刻->看线宽是否
异常, check M2 PRO profile
2.check PAD接点, 可能因为M1剖面 Profile
不佳导致M2断线,
sat (
ID (7) ID (6) 76 2
ID (8) ID (7)
87
)2 /( CIW )
2L
LIN
(
ID (7) ID (6) 76
2
ID (8) ID (7) 8 7 ) /(CIWVD ) L
UL0.5
DEVIC E
Layer
UL0.5 GIN M2
量测值异常对应结构可能缺陷
48
68
Chip B
6
Chip D
26
46
Chip F
Chip H
66
4
Chip A
2
(0,0)
24
44
64
Chip C
Chip E
Chip G
22
42
62
TEG 系统框架
Algo Route
Algo 资料库
System Configuration
Utility
Debug
PC
Route
Recipe
阻值。 R_M2_PRO: ITO 爬过 M2 阻值。 R_SI: VG =3V时的TFT channel阻值。 C(-20) or D_SI: frequency 100kHz, bias = -20 V所得之
电容值, 经转换可得GIN layer 厚度。 C(+20): frequency 100kHz, bias = 20 V所得之电容值,
IDS
线性 区
饱和 区
VDS(sat)
VDS
由于ID/VD的响应曲线可由VD=VDSAT(饱和电压)来区分 成两种模式，由实验可推得两组公式来描述VD,ID以及 VG间的关系。
线性: ID ≒ (W/L)μCI(VG-Vth)VD
饱和: ID ≒ (W/2L)μCI(VG-Vth)²
由Id(6),Id(7),Id(8)带入这两组公式可推得不同信号输 入时的的电子迁移率，电子迁移率与组件的驱动电流 有关，由此量测结果可以比对是否满足设计需求。
Loader
Cassette holder
方法说明
位置和测量点数量：5个TEG结构（黄色），测试顺序为左上，中，右下，
。 左 下，右参见右侧12芯 片设备的示例
Probe card
Measurement Position
Testkey position
Measurement position
8
28
1200,1300,1400
Pass hole
ITO
R_ITO 异常,
黄光,蚀刻->看线宽是否
5200,5300,5400, 5880
check R_ITO 回火制程异常, check
4200,4300,4400
R_ITO
3.VIA hole profile不佳->check PAD
pattern
a
Drain
n+
－－－－－
a-Si
+++++
AS
SIN
SIN
Glass
GL Positive voltage
TH
ITO
TEG workstage
HEPA
机台内观 察视窗
信号灯
EMO EMO
主break视窗
气盘阀件观察窗口
TEG workstage
入料口
TESTER操作萤幕 CIM操作萤幕
机台操作荧幕
TEG introduction
Summary
TEG量测概述（3~5）
1.量测原理及Array制程概述
TEG设备介绍（6~21）
1.硬件系统 2.软件系统
TEG量测项目（22~38）
1.ET item-结构特性 2.ET item-组件特性
TEG量测案例（39~51）
TEG量测概述
SMU (6430/2400/2450)
SWM (707B)
LCR (4980)
TEG 测试界面
Offline :以模拟的方式在没有仪器存在的情况下进行测试。 Online : 启动连接中的仪器，幷开始量测。 Prober_Mode :以模拟的方式将Tester设置为连线模式，将Prober设置为离 Quit : 返回上一个视窗。
氮氣頭 Probe card
Probe card Stage
9pin
1pin
Hardware Introduction
Prober and Loader 侧视图
Signal cable
Arm C
Arm A
Card2 Card1
Arm B
Card4 Card3
Stage
Cassette2 Cassette1
❖ What is TEG?
❖ • T : Test (试验) ❖ • E : Element (元素) ❖ • G : Group (群组)
Test Element Group。
Voltage Current Resistance Capacitance
Array简介
从TFT面板的正上方看下去，我们可以看到数百万个排界整齐的小元件TFT device以及控制液晶的ITO区域（InTi Oxcide，此材料为透明导电金属，如下 图中大圆圈内每个长方形区域其TFT device