频率可变任意波形发生器设计
基于DDS技术的任意波形发生器的设计
基于DDS技术的任意波形发生器的设计1.设计思路信号发生器广泛应用于电子电路、自动控制和科学试验等领域。
是一种为电子测量和计量工作提供符合严格技术要求的电信号设备，也是应用最广泛的电子仪器之一，几乎所有的电参量的测量都需要用到信号发生器。
本设计研究的信号发生器的基本思路是：基于DDS芯片AD9850基础的任意波形发生器。
系统是基于AD9850芯片产生的波形。
它是由相位累加器、正弦查询表、D/A转换器组成的集成芯片。
其中相位累加器的位数N=32位，寻址RAM用14位，舍去18位，采用高速10位数模转换，DDS的时钟频率为125MHz，输出信号频率分辨率可达0.0291Hz；系统的微处理器采用8051，外围电路主要是接口电路、调幅电路、滤波电路和积分电路的设计。
同时还包括键盘接口。
系统的软件主要是启动和初始化8051，然后处理键盘输入的频率控制字和相位控制字，并将其转换为32位的二进制数的控制字，最后并行递交给AD9850并启动AD9850，让它实现从正弦查询表中取数产生波形再输出。
2.方案设计2.1 DDS的基本原理1971年，美国学者J. Tierncy, C. M. Rader和B. Gold提出了以全数字技术，从相位概念出发直接合成所需波形的一种新的频率合成原理。
限于当时的技术和器件水平，它的性能指标尚不能与已有的技术相比，故未受到重视。
近20年间，随着技术和器件水平的提高，一种新的频率合成技术——直接数字合成频率合成（DDS）得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的佼佼者。
DDS基本原理图如图1所示，DDS由相位累加器，只读存储器，数模转换器DAC及低通滤波器组成。
以合成正弦波为例，幅值表ROM中存有正弦波的幅值码，相位累加器在时钟f c的触发下，对频率控制字K进行累加，相位累加器输出的相位序列（即相码）作为地址去寻址ROM，得到一系列离散的幅度编码（即幅码）。
DDS任意波形发生器的设计与实现
DDS任意波形发生器的设计与实现近年来，随着电子技术的飞速进步，任意波形发生器在信号发生、测试、测量等领域扮演着重要的角色。
而Direct Digital Synthesis（DDS）任意波形发生器作为一种数字信号处理技术，由于其高精度、低失真、灵活性强等优点，成为了目前最为常用的任意波形发生器技术之一。
DDS任意波形发生器工作原理基于数字信号处理与相位累加器。
其主要组成部分包括振荡器、相位累加器、数字控制模块和DAC（数模转换器）模块。
其中，相位累加器用于产生一个累加的相位值，该相位值会被数字控制模块处理后再输入DAC模块进行数模转换，并输出到外部电路。
而该外部电路毗连到输出端口，可以控制输出的幅值以及频率，从而生成所需的任意波形。
在过程中，需要思量多个关键因素。
起首，选择合适的振荡器型号以及参考时钟。
振荡器的质量和稳定性直接影响到输出信号的频率稳定性。
而参考时钟的准确性则决定了相位累加器的性能。
其次，在相位累加器的设计中，需要合理选择累加的相位步进值以及相位累加位数。
过大的步进值可能导致相位区分率降低，而过小的步进值会增加累加器的位数，增加系统的复杂度。
另外，数字控制模块的设计需要思量到输入的频率、相位和幅度的变化。
最后，需要合理选择DAC模块以及输出电路，以确保输出信号的质量和稳定性。
在实际实现过程中，可以使用FPGA（Field-Programmable Gate Array）作为主要硬件实现平台，并利用VHDL（VHSIC Hardware Description Language）进行硬件描述，从而构建DDS任意波形发生器。
FPGA的高度灵活性使得其适用于DDS任意波形发生器的实现，并且其可重构的特点使得系统可以依据需要进行扩展和改进。
在软件方面，可以使用C语言编写相应的控制程序，以实现对DDS任意波形发生器的控制和调整。
是一个综合性的工程项目，需要对电路设计、硬件描述语言、数字信号处理等方面有深度的了解和精通。
频率可变的任意波形发生器
深圳大学实验报告课程名称：Verilog使用及其应用实验名称：频率可变的任意波形发生器学院：电子科学与技术学院一、前言波形发生器是一种数据信号发生器，在调试硬件时，常常需要加入一些信号，以观察电路工作是否正常，在实验与工程中都具有重要的作用。
随着电子技术的发展与成熟，电子工程领域对波形发生器的要求越来越高，不仅要求波形发生器具有连续的相位变换，频率稳定等特点，还要求波形发生器可以模拟各种复杂信号，并能做到幅度、频率，相位，波形动态可调。
Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
本实验正是基于Verilog HDL语言对波形发生器的功能进行描述，并进行仿真，从而了解与掌握波形发生器的内部工作原理，并进一步熟悉与掌握Verilog HDL语言，将课堂所学知识进行实践。
二、实验原理总体设计方案及其原理说明：FPGA图1-1 系统总体设计方案DDS是一种把数字信号通过数/模转换器转换成模拟信号的合成技术。
它由相位累加器、相幅转换函数表、D/A转换器以及内部时序控制产生器等电路组成。
参考频率f_clk为整个合成器的工作频率,输入的频率字保存在频率寄存器中,经Ｎ位相位累加器,累加一次,相位步进增加,经过内部ROM波形表得到相应的幅度值,经过D/A转换和低通滤波器得到合成的波形。
△P为频率字,即相位增量;参考频率为ｆ_clk;相位累加器的长度为Ｎ位,输出频率ｆ_out为：F_out——输出信号的频率；N————相位累加器的位数；△P———频率控制字（步长）；F_clk——基准时钟频率。
图1-2 四种波形单周期的取样示意图段地址基地址 16位二进制数代表波形的取值00 000 000 001 7000 010 10000 011 7000 100 000 101 -7000 110 10000 111 -7001 000 10001 001 10001 010 10001 011 10001 100 -10001 101 -10001 110 -10001 111 -10010 000 010 001 2510 010 5010 011 7510 100 10010 101 12510 110 15010 111 17511 000 17511 001 15011 010 12511 011 10011 100 7511 101 5011 110 2511 111 0图1-3 函数查找表的设计三、源程序module dds(f_clk,p,choice,data);//模块的端口设定input [15:0] p; //频率控制字input[1:0] choice; //波形选择变量input f_clk; //输入时钟信号output [15:0] data; //波形数值输出wire [15:0] data;reg [5:0] addr,address; //波形数值所在地址reg [15:0] count;reg f_out; //经P变量频率控制调动后的时钟信号initialbegincount<=0;addr<=0;f_out<=0;function [15:0]rom; //ROM中各波形数值的设定input[5:0] address;case(address) //波形选择0 : rom = 0; //正弦波1 : rom = 70;2 : rom = 100;3 : rom = 70;4 : rom = 0;5 : rom = -70;6 : rom = -100;7 : rom = -70;8 : rom = 100; //方波9 : rom = 100;10: rom = 100;11: rom = 100;12: rom = -100;13: rom = -100;14: rom = -100;15: rom = -100;16 : rom = 0; //正三角波17 : rom = 25;18 : rom = 50;19 : rom = 75;20 : rom = 100;21 : rom = 125;22 : rom = 150;23 : rom = 175;24 : rom = 175; //负三角波25 : rom = 150;26 : rom = 125;27 : rom = 100;28 : rom = 75;29 : rom = 50;30 : rom = 25;31 : rom = 0;default : rom = 10'hxx;endcaseendfunctionalways @(posedge f_clk) //利用计数器count变量实现分频beginif(count==p) //设置频率控制字count=0;f_out=~f_out;endelsecount=count+1;endalways@(posedge f_out)beginif(addr==7) //波形取8个点，实现波形数据切换addr=0;elseaddr=addr+1;case(choice) //选择波形0: address=addr;1: address=addr+8;2: address=addr+16;3: address=addr+24;endcaseendassign data = rom(address);//将ROM中对应的数据传递到data端口输出endmodule四、仿真程序module test;wire [15:0] data;wire [5:0] address;reg [15:0] p;reg f_clk;reg [1:0] choice;always #10 f_clk = ~f_clk;initial //波形的初始化beginf_clk =0;p=2; //频率控制字为2时的波形choice=0;#1050 choice = 1;//延时，切换波形，使所有波形能够在同一个仿真结果#1500 choice = 2;#1500 choice = 3;#1000 p=5; //延时，更换频率#500 choice=0;#1050 choice = 1;#1500 choice = 2;#1500 choice = 3;#1000 p=15; //延时，更换频率#500 choice=0;#1050 choice = 1;#1500 choice = 2;#1500 choice = 3;enddds phase (.f_clk (f_clk),.p(p),.choice(choice),.data(data)); //调用dds模块endmodule五、实验结果。
基于51单片机的波形发生器的设计
基于51单片机的波形发生器的设计引言：波形发生器是一种可以生成特定频率、特定波形的电子设备。
它广泛应用于科研、教学和产业生产等领域，可以用于信号发生、信号测试、信号仿真等各种任务。
本文将介绍一个基于51单片机的波形发生器的设计方案。
一、系统硬件设计1.系统框架该波形发生器系统采用51单片机作为主控芯片，主要包括三个部分：信号生成模块、显示模块和控制模块。
其中，信号生成模块负责产生各种特定频率、特定波形的信号；显示模块用于展示信号参数等相关信息；控制模块负责接收用户输入并对波形发生器进行控制。
2.硬件连接信号生成模块与主控芯片之间通过I/O接口相连，用于传输数据和控制信号。
显示模块通过串口与主控芯片相连，用于显示相关信息。
控制模块通过按键、旋钮等输入设备与主控芯片相连，用于接收用户输入。
二、系统软件设计1.系统初始化在系统初始化阶段，主控芯片需要完成引脚、定时器、串口等相关资源的初始化工作。
同时，还需要设置一些全局变量和参数的初始值。
2.信号生成模块信号生成模块通过定时器产生特定频率的时钟信号，并根据用户输入的参数生成相应的信号波形。
主控芯片利用定时器中断函数进行波形生成，并将生成的信号数据存放在缓冲区中。
3.显示模块显示模块负责将信号波形显示在液晶屏上，并显示相关参数，如频率、幅度等。
主控芯片将信号数据从缓冲区中读取，并通过串口发送给显示模块进行显示。
4.控制模块控制模块负责接收用户输入的控制指令，并通过按键、旋钮等输入设备完成用户交互。
主控芯片通过中断函数实时读取用户输入并进行相应的控制操作。
三、系统功能设计1.频率设置功能用户可以通过控制模块设置波形发生器的频率，可以选择固定频率或者可调频率。
利用定时器时钟频率与定时器中断的时间间隔来控制波形的频率。
2.波形选择功能用户可以通过控制模块选择不同的波形类型，如正弦波、方波、三角波、脉冲波等。
主控芯片根据用户指令设置波形参数，并生成相应的波形信号。
任意波形发生器方案
任意波形发生器的设计方案12电信1 张晓航 1200301108 一，选择课题：电子测量仪器设计——任意波形发生器设计二，设计要求：能产生方波、三角波、正弦波、锯齿波信号。
主要技术指标：(1)输出频率范围100HZ~1KHZ、1~10KHZ(2)输出电压：方波UPP=6V，三角波UPP=6V，正弦波UPP>1V，锯齿波UPP=6V。
三，仪器仪表清单：1．直流稳压电源 1台 2．双踪示波器 2台3．运放741（LM324n）*3 4.二极管 1N4154*2 1N4680*25．电位器50K*2 1K*1 6．电容1μF 47nF *17．电阻 100k 10k 5k 3k 4k 96k若干 8．面包板 1块9．剪刀１把 10．仪器探头线 2根11．电源线若干四，设计考虑因素：信号发生器可以通过多种方法设计产生，但是考虑到如果使用芯片去完成可能所需要的成本比较高，但如果用单片机等则设计太复杂，还需要嵌入相应代码，有点大材小用，综合多方面的因素考虑该方案是可行性比较高，性价比比较高的一种方案，同时，能够让我对于一些专业基础知识有了更深的了解。
元器件可重复利用，符合现在可持续发展的绿色思想。
该电路具有结构、思路简单，运行时性能稳定且能较好的符合设计要求，对原器件要求不高，且成本低廉、调整方便.五，函数发生器的总方案：为进一步掌握电路的基本理论及实验调试技术，本课题采用由集成运算放大器与晶体管差分放大器共同组成的方波—三角波（锯齿波）—正弦波函数发生器的设计方法。
本课题中函数发生器电路组成框图如下所示：函数发生器电路组成框图由比较器和积分器组成方波—三角波产生电路，比较器输出的方波经积分器得到三角波，三角波到正弦波的变换电路主要由差分放大器来完成。
差分放大器具有工作点稳定，输入阻抗高，抗干扰能力较强等优点。
特别是作为直流放大器时，可以有效地抑制零点漂移，因此可将频率很低的三角波变换成正弦波。
波形变换的原理是利用差分放大器传输特性曲线的非线性。
波形发生器设计方案
波形发生器设计方案一、引言波形发生器是一种电子设备，用于产生具有特定频率、振幅和形状的电信号。
它在各种应用中广泛使用，例如科学实验、医疗设备和通信系统等。
本文将介绍一种波形发生器的设计方案。
二、设计原理波形发生器的设计原理是基于振荡电路。
振荡电路是一种能够稳定产生周期性信号的电路，通常采用反馈路径来实现。
在波形发生器中，我们将采用RC振荡电路作为基础。
三、设计步骤1. 选择合适的电路元件我们需要选择合适的电容和电阻来构建RC振荡电路。
根据所需的频率范围和精度要求，选取合适的元件。
2. 计算元件数值根据振荡电路的设计公式，计算所需的电容和电阻数值。
确保电容和电阻的数值可获得并满足设计需求。
3. 组装电路根据所选的电路元件和计算得到的数值，组装RC振荡电路。
确保元件的正确连接，并注意防止干扰和噪音。
4. 调试和优化连接电源后，使用示波器监测输出信号。
如果波形不满足设计要求，可以调整电容或电阻的数值进行优化。
四、特性和功能该波形发生器设计方案具有以下特性和功能：1. 频率可调性：通过调整电容或电阻的数值，可以实现不同频率的输出信号。
2. 波形形状可变性：根据实际需求，可以调整电路参数以产生正弦波、方波、矩形波等不同形状的输出信号。
3. 稳定性和精度：经过调试和优化后，该波形发生器能够稳定输出准确的波形信号。
五、应用领域本设计方案的波形发生器可应用于以下领域：1. 科学实验：在物理、化学等实验中，需要产生特定频率和形状的信号，用于测试和研究。
2. 医疗设备：在医疗设备中，波形发生器常用于心电图机、超声设备等，用于诊断和治疗。
3. 通信系统：在通信系统中，波形发生器被用于产生调制信号和时钟信号等，保证通信的稳定和可靠。
六、总结波形发生器是一种重要的电子设备，在多个领域中发挥着重要作用。
本文介绍了一种基于RC振荡电路的波形发生器设计方案，通过选择合适的元件、计算数值、组装电路和调试优化等步骤，可以实现频率可调、波形形状可变的输出信号。
数字电路综合实验_频率可调的任意波形发生器的设计及实现
26实验室研究与探索LABO RA TO R Y R ESEA RCH AND EXPLO RA T I ON1999年 第5期・实验教学・数字电路综合实验——频率可调的任意波形发生器的设计及实现徐小凤, 江一山(常州技术师范学院电子系,江苏常州市213001)摘 要:介绍了数字电路综合实验“频率可调的任意波形发生器”的设计方案及实验方法。
该实验涉及到数字电路课程的逻辑电路、存贮器、定时器、数模转换等内容,有利于提高学生分析问题的能力和动手能力。
关键词:数字电路;设计原理;实践能力C om p re he ns ive Expe ri m e nt ofD ig ita l C ircuit ——D e s ign a nd Re a liza tion of Ad jus ta b le F re que ncy 2Ra ndom W a ve s G e ne ra to rX U X iao 2f eng J IA N G Y i 2shan(Changzhou T eachers Co llege of T echno logy ,Changzhou ,213001,Ch ina )Abstract :T h is article in troduced the design and realizati on of the com p rehen sive exp eri m en t of digital circu it ——adju stab le frequency 2random w aves generato r .It is concerned w ith logic circu it 、m em o ry 、ti m er 、D A converter of digital circu it cou rse ,and is favou rab le to i m p rove studen t’s ab ility in analysing p rob lem s and p ractice .Key words :digital circu it ;design p rinci p le ;p ractising ab ility收稿日期:1999201221 “脉冲与数字电路”是电子类专业的一门基础课。
任意波形发生器设计
任意波形发生器设计一、设计目标和需求分析在进行任意波形发生器设计之前，首先需要明确设计目标和需求。
根据实际应用需求，我们需要设计一种具有以下特点的任意波形发生器：1.多种波形形状：能够产生包括正弦波、方波、三角波、锯齿波等多种波形形状的输出信号。
2.高精度输出：能够提供稳定、精确的波形输出，满足对波形频率、幅度、相位等参数的要求。
3.宽频率范围：能够在较宽的频率范围内产生波形信号，适应不同应用场景的需求。
4.灵活性和操作便捷：具备灵活的参数调节和操作界面，方便用户配置所需波形信号。
二、电路设计和构成基于以上需求，我们可以采用数字/模拟混合电路来设计任意波形发生器。
整体电路结构包括信号发生器、波形调节电路、滤波器、放大器和输出接口等几大部分。
1.信号发生器：信号发生器是生成基本信号的核心部分。
可以采用数字逻辑电路，通过编程控制产生不同形状的基本波形，例如正弦波、方波、三角波、锯齿波等。
可以使用存储器来存储基本波形的采样点，并通过数字模拟转换器（DAC）将数字信号转换为模拟信号。
2.波形调节电路：波形调节电路用于调整波形的频率、幅度和相位等参数。
通过调整振荡电路中的电阻、电容或电感等元件，实现对基本波形的变换和调节。
可以设计多种电路模块来完成这一任务，例如可变电容二极管电路、可调电阻电路等。
3.滤波器：滤波器用于对产生的波形信号进行滤波处理，除去高频或低频的杂散分量，保留所需频率范围内的信号。
可以采用各种类型的滤波器电路，例如RC滤波器、有源滤波器或数字滤波器等。
4.放大器：放大器用于增强波形信号的幅度，确保输出的信号具备足够的驱动能力，可以驱动接收端电路。
可以采用运放等放大电路，根据需要选择合适的增益。
5.输出接口：输出接口用于将产生的波形信号输出给外部设备。
可以设计多种类型的输出接口，例如模拟输出接口（BNC接口）、数字输出接口（USB接口）等，方便用户接入不同类型的设备。
三、实现方法和关键技术在设计任意波形发生器时，需要考虑以下关键技术和实现方法：1.数字信号处理技术：通过数字信号处理技术，实现对基本波形的生成、存储和输出。
频率可变的任意波形发生器的设计
深圳大学实验报告课程名称：Verilog数字系统设计教程实验工程名称：频率可变任意波形发生器的设计学院：电子科学与技术专业：微电子指导教师：刘春平报告人：潘志钟学号： 2007160051班级： 07级微电1班实验时间：2009-12-8 ~ 2010-1-11实验报告提交时间：2010-1-4教务处制（·····这里可加前言摘要之类的东西····自己想来写···）1设计原理DDS 是一种把数字信号通过数/模转换器转换成模拟信号的合成技术。
直接数字频率合成技术(DDS )是一种以采样定理为基础的全数字化频率合成波形的方法。
DDS 频率合成器主要由频率寄存器、相位寄存器(需要时可加入)、相位累加器、波形存储表(ROM ),DAC 转换器和模拟低通滤波器(LPF )等组成。
在系统时钟(SYSCLK )输入一定的情况下,频率寄存器中的频率控制字决定系统输出频率,而相位累加器的位数决定了系统频率分辨率。
总体设计方案及其原理说明：图 1-1 系统总体设计方案相位累加器由N 位加法器和N 位累加寄存器级联而成。
每当系统时钟SYSCLK 产生一个上升沿,N位加法器将频率寄存器中的频率控制字(FREQDAT A)与上一个系统时钟累加寄存器输出的累加相位数据相加,相加后的结果送累加寄存器。
这样在系统时钟的作用下,不断对频率控制字进行线性相位累加,相位累加器的溢出率就是DDS任意波形发生器的输出频率。
2设计与实现实际上DDS就是通过改变地址增量来达到控制输出频率的目的,而波形存储器(ROM)是以相位为地址,存有一个或多个按相位划分幅值的波形幅度信息。
参考频率f_clk为整个合成器的工作频率,输入的频率字保存在频率寄存器中,经Ｎ位相位累加器,累加一次,相位步进增加,经过内部ROM波形表得到相应的幅度值,经过D/A转换和低通滤波器得到合成的波形（数模转换在这里不作要求）。
基于FPGA的任意波形发生器的设计和实现范文
0 引言在腐蚀领域和电镀行业，常常需要使用任意波形的电流电压信号进行生产和测试。
任意波形是指频率可变、幅值可变、相位可变的正弦波形和其他波形，如三角波形、锯齿波、特殊波形等。
目前任意波形发生器大多采用直接数字频率合成(DDS)技术，即将波形的数字量信号存储于存储器中，嵌入式主机以一定的速率依次将存储器单元中的波形数据逐个发送给D／A转换器，合成为需要的波形。
随着微处理器日益广泛的应用和大规模集成电路技术的发展，出现了大量能够产生多种波形且性能稳定的任意波形发生器，但大多数方案都是基于串行或并行总线进行数据的传输，这种方案虽然成本较低，但系统的实时性较差，难以满足复杂波形的大数据量的传输要求。
我们设计了一种基于FPGA芯片的任意波形发生器，充分利用了FPGA强大的逻辑功能，实现了利用单片FPGA芯片控制整个系统的方案。
同时选择USB2．0接口芯片CY7C68013，它能较好地与FPGA芯片合作，完成系统预先设计的功能，使总体电路简单，成本低廉，产生的波形信号精度较高。
数字波形数据从上位机通过USB总线直接存储在SRAM数据存储器中，通过FPGA控制，将波形数据读出，送入后向通道进行D／A转换和放大处理后得到所需的模拟信号波形。
与传统的发生器在ROM或FLASH存储波形数据的方法相比，具有更大的灵活性。
1 系统总体结构及工作过程波形发生器以FPGA为核心，它控制着整个系统的读、写、输出等操作，系统框图如图l所示。
上位机将数字波形数据通过USB2．O总线送到数据存储器中，数据存储器循环地将波形数据发送到DAC电路，由DDS电路产生相应的DAC刷新时钟(0～1MHz，步进0．02Hz)，DAC输出波形经缓冲放大、低通滤波、放大输出。
输出的波形频率为0．1Hz(DC)～1MHz(-3dB)，频率分辨率为0．01Hz。
本系统主要由五部分组成：(1)上位机。
主要功能是利用仿真软件(如CVI、MATLAB、VB等)产生所需波形数据，并通过USB接口下载到波形发生器中，其次就是存储USB2．0接口芯片的驱动程序。
任意波形发生器设计报告.
2008级计算机科学与技术专业微机接口课程设计报告2010-2011学年第一学期项目名称：任意波形发生器姓名：_ 学号：成绩：姓名：学号：成绩：指导教师：一、设计：1、设计说明：利用实验仪上的数模转换器DAC0832，将程序中的一组波形的数据转换为电压的变化曲线，并用示波器测量模数转换器的输出端,观察生成的波形2、设计目标：设计一个简易波形发生器，要求该系统能通过开关或按钮有选择性的输出正弦波、三角波、方波、及阶梯波等四种波形，并且这四种波形的频率均可通过输入电位器在一定范围内调节3、实验电路图：4、设计内容： （1）主程序（2）子程序：方波程序、正弦波程序、锯齿波、三角波、键盘扫描与处理 各模块的流程图如下：A 、 主程序和键盘扫描流程：B 、 三角波、方波、正弦波、锯齿波解析如下：三角波的产生较为简单，因为它的上升沿遵循数据加1的规律。
下降沿则按数据减1的规律产生。
所以在波形的上升沿只要判断上一次的数据是否为最大值FFH ，如果不是最大值，将原数据加1输出；而在波形的下降沿只要判断上一次数据是否为0，如果不是0，则将原数据减1即可 方波只有两个值，可以采用两个极端值0和FFH正弦波使用查表法产生查表法是事先将正弦波的数据计算出来，列表放在程序中，运行时直接调取数据锯齿波与三角波类似，只是下降时直接降至0即可。
各流程图如下：延时N主程序处理流程 键盘扫描流程二、程序模块代码： .model small .stack;***********定义8255有关参数****************** addrA EQU 200h addrB EQU 201h addrC EQU 202h CTRL EQU 203h addrDA EQU 208h;*******************定义8279有关的参数*******************方波流程三角波流程锯齿波流程Z8279 EQU 212H ; 8279的控制口地址D8279 EQU 210H ; 8279的数据口地址LEDMOD EQU 00 ;左边输入,八位显示外部译码八位显示（8279的控制字）LEDFEQ EQU 38H ;8279 扫描频率;*************以上参数写在主程序开头*****************.codestart:mov al,90h ;方式0，A口输入，B、C口输出mov dx,CTRLout dx,almov ax,csmov ds,axcall CSH8279 ;调用子程序CSH8279call SMXS ;调用子程序SMXSs:call KeyPress;调用子程序keyscanmov di,offset KeyNummov si,offset XSDATAmov al,[di] ;波形号mov [si+6],almov al,[di+1] ;暂存值mov [si],almov al,[di+2] ;幅度mov [si+3],alcall SMXSmov di,offset KeyNummov al,[di]cmp al,1jne C1call A1 ;跳转到方波jmp s ;无条件跳转sC1:cmp al,2jne C2call A2 ;跳转到锯齿波jmp sC2:cmp al,3jne C3call A3 ;跳转到三角波jmp sC3:cmp al,4jne C4call A4 ;跳转到正弦波C4:jmp smov ah,4chint 21hKeyNum DB 0,0,0 ;波形参数,第一个为波形号，第二个为暂存值,第三个为幅度参数DMBIAO DB 3FH,06H,5BH,4FH,66H,6DH,7DH,07H,7FH,6FH,77H,7CH,39H DB 5EH,79H,71H,00h ;段码表，1亮，0灭，可以根据需要再设计显示字符;段中已有的显示字符是0--F和全灭。
幅度频率可调波形发生器设计
第五章基于单片机的波形发生器设计5.1波形发生器的原理介绍波形发生器的设计是利用D/A转换原理，将被测数字量转换成模拟量，并用模拟方式显示出低频信号源，如方波、三角波、正弦波等等。
通常数字电压表都采用大规模的D/A 转换集成电路，测量精度高，读数方便，在体积、重量、耗电、稳定性及可靠性等方面性能指标均明显优于指针式万用表。
其中D/A转换器将输入的数字量转换成模拟量，逻辑控制电路产生控制信号，按规定的时序将D/A转换器中各组模拟开关接通或断开，保证D/A转换正常进行。
本系统以单片机AT89S52为系统的控制核心，结合D/A转换芯片ADC0832设计一个简易波形发生器。
波形幅度的调节通过调节D/A转换器的RFE端口的电压调节来实现，具体为加一个电位器调节电压。
波形的频率通过单片机的程序来实现调节。
通过调节拨码开关来实现波形频率的调节。
5.1.2波形发生器电路图图11 波形发生器电路图5.2芯片介绍5.2.1DAC08320832采用双缓冲接口方式，其传送控制端接地，输入所存允许断ILE与+5V电源相连，利用一个地址码进行二次输出操作，完成数据的传送和激动转换，第一次操作室P2.6为高电平，将P0口数据线上的数据锁存于DAC0832的输入寄存器中。
第二次操作是写控制信号由效，传送控制端为低电平，将输入寄存器中的内容锁存入0832的DAC寄存器中，D/A 转换器便开始对锁存于DAC寄存器的8位数据进行转换，约经过1/2时钟周期后，在输出端（IOUT2、IOUT1）建立稳定的电流输出。
运放的作用是将0832输出的模拟电流信号转换为电压波形。
DAC0832为一个8位D/A转换器,单电源供电，在+5~+15V范围内均可正常图12 DAC0832引脚图DAC0832内部结构资料:芯片内有两级输入寄存器，使DAC0832具备双缓冲、单缓冲和直通三种输入方式，以便适于各种电路的需要(如要求多路D/A异步输入、同步转换等)。
任意波形发生器的设计任务书080707
课程设计任务书学生姓名：专业班级：电子科学与技术0601班指导教师：吴友宇工作单位：信息工程学院题目: 任意波形发生器的设计初始条件：本设计既可以使用集成计数器、存储器、D/A转换器、运放、555定时器、必要的门电路等；电阻、电容、二极管、开关等分立元件若干。
本设计也可以使用单片机系统构建任意波形发生器。
自行设计所需电源。
要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）1、课程设计工作量：1周。
2、技术要求：①可产生三种以上波形，如：三角波，方波和正弦波，由开关进行切换选择。
②波形数据存放于EPROM中。
③可通过改变CP信号的周期改变输出波形的频率，频率范围：100~9999Hz。
④产生的波形信号幅值：0.5~5V。
⑤确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。
3、查阅至少5篇参考文献。
按《武汉理工大学课程设计工作规范》要求撰写设计报告书。
全文用A4纸打印，图纸应符合绘图规范。
时间安排：1、2008 年7 月5 日集中，作课设具体实施计划与课程设计报告格式的要求说明。
2、2008 年7 月5 日，查阅相关资料，学习电路的工作原理。
2、2008 年7 月6 日至2007 年7 月7 日，方案选择和电路设计。
2、2008 年7 月8 日至2007 年7 月10 日，电路调试和设计说明书撰写。
3、2008 年7 月11 日上交课程设计成果及报告，同时进行答辩。
课设答疑地点：鉴主14楼电子科学与技术实验室。
指导教师签名：年月日系主任（或责任教师）签名：年月日。
任意波形发生器设计
任意波形发生器设计-CAL-FENGHAI-(2020YEAR-YICAI)_JINGBIAN学号：毕业设计题目：任意波形发生器设计作者刘慧届别2016院部物理与电子学院专业电子科学与技术指导老师易立华职称副教授完成时间摘要任意波形发生器(Arbitrary Waveform Generator,AWG)作为一种多波型的信号发生器，它不仅可以产生锯齿波、正弦波等常规波形，而且还能表现出载波调制的多样化特点，使波形发生调幅、调相、调频和脉冲调制等。
甚至能利用计算机软件实现波形的编辑，生成用户所需要的任意波形。
任意波形发生器广泛应用于自动控制、电子电路和科学试验领域，是一款给电子测量工作提供符合技术要求的电信号设备。
因此在各个领域都得到迅猛的发展。
本论文设计一款任意波形发生器，该系统由输入模块、FPGA模块、DAC数模转换模块、显示模块4个部分组成。
该设计将虚拟化的仪器技术、串行总线接口技术和直接数字频率合成技术完美地结合在一起，以现场可编程门阵列（FPGA）作为硬件基础，然后再通过逻辑设计、系统软件设计和系统硬件电路设计，实现了一款基于直接数字频率合成技术的低成本、便携式、可扩展的可立即使用的任意波形发生器。
关键词：数字频率合成器；verilog；FPGA；仿真AbstractArbitrary waveform generator (Arbitrary Waveform Generator,AWG) is a multi wave signal generator. It can not only generates a sawtooth wave, sine wave and so on conventional waveform and the diversification of the modulated carrier, so that the waveform occurrence amplitude modulation, phase modulation, frequency modulation and pulse modulation. Can even use computer software to realize the waveform of the editor, the user needs to generate arbitrary waveform. Arbitrary waveform generator is widely used in the field of automatic control, electronic circuit and scientific experiment. It is an electrical signal equipment which meets the technical requirements for electronic paper designs an arbitrary waveform generator, which is composed of 4 parts, input module, FPGA module, DAC module and display module. The design the virtual instrument technology, serial bus interface technology and direct digital frequency synthesis technology perfect combination together, convertible to field programmable gate array (FPGA) as the basis of hardware, and then through the logic design, system software design and the hardware circuit design, and the implementation of a arbitrary waveform generator based on direct digital frequency synthesis technology of low cost, portable, scalable and can be immediately used.Keywords: Digital frequency synthesizer; Verilog; FPGA;Simulation目录摘要................................................................................................. 错误!未定义书签。
EDA课程设计_基于FPGA的任意波形发生器
EDA课程设计__基于FPGA地任意波形发生器学院：通信与电子工程学院摘要本文主要探索了应用FPGA灵活可重复编程和方便在系统重构地特性，以Verilog HDL 为设计语言，运用QuarrtusII软件，将硬件功能以软件设计来描述，提高了产品地集成度，缩短开发周期.所设计地波形发生器可产生正弦波（sina_wave）、锯齿波（swat_wave）、矩形波（squr_wave）、三角波（trig_wave）四种信号，能够实现信号地转换并且频率可调；关键字：任意波形发生器 FPGA V erilog HDL QuartusIIAbstractThis paper explored the application of flexible and reprogrammable FPGA and convenience features in the system reconfiguration to Verilog HDL design language, the hardware functions to software design to describe and improve the integration of products and shorten the development cycle. Waveform generator designed to produce sine wave (sina_wave), ramp (swat_wave), rectangular wave (squr_wave), triangular wave (trig_wave) four signals, to achieve signal conversion and frequency adjustable。
Keywords: Arbitrary Waveform Generator FPGA Verilog HDL QuartusII目录摘要 (I)ABSTRACT (I)目录 (I)第 1章绪论 (1)1.1概述 (1)1.2任意波形发生器地功能 (1)1.3国内外发展现状 (2)第2章波形发生器地基本理论 (3)2.1 FPGA简介 (3)2.2V ERILOG 语言简介 (4)2.2.1 Verilog语言概述 (4)2.2.2 VerilogHDL基本结构 (4)2.3Q UARRTUS II概述 (6)第3章方案设计 (7)3.1 系统介绍 (7)3.2波形发生器各个模块设计 (8)3.2.1 Wave_gen 模块 (8)3.2.2 波形数据存储 ROM 模块 (9)第4章波形发生器软件仿真 (10)4.1设计平台及仿真工具 (10)4.2仿真过程 (10)结论 (13)附录 (14)第 1章绪论1.1 概述波形发生器是一种常用地信号源，广泛应用于电子电路，自动控制系统，教案实验等领域，目前使用出现了大量能够产生多种波形且性能稳定地任意波形发生器，但大多数方案都是基于串行或并行总线进行数据地传输，这种方案虽然成本较低，但系统地实时性较差，难以满足复杂波形地大数据量地传输要求.我们设计了一种基于FPGA芯片地任意波形发生器，充分利用了FPGA强大地逻辑功能，实现了利用单片FPGA芯片控制整个系统地方案.1.2 任意波形发生器地功能任意波形发生器既具有其他信号源地信号生成能力，又可以通过各种编辑手段生成任意地波形采样数据，方便地合成其他信号源所不能生成地任意波形，从而满足测试和仿真实验地要求.任意波形发生器地主要功能包括：（1）函数发生功能基础实验中，为了验证电路功能、稳定性和可靠性，需要给它施加理想波形，任意波形发生器能替代函数发生器提供正弦波、方波、三角波、锯齿波等波形，还具有各种调制和扫频能力.利用任意波形发生器地这一基础功能就能满足一般实验地信号需求.（2）任意波形生成运行在实际电子环境中地设备，由于各种干扰地存在以及环境地变化，实际电路中往往存在各种信号缺陷和瞬变信号，例如过脉冲、尖峰、阻尼瞬变、频率突变等.任意波形发生器可以模拟这些特殊信号，以测试系统地实际性能.（3）信号还原功能在一些军事、航空等领域，有些电路运行环境很难估计，在设计完成之后，在现实环境中还需要更进一步地实验验证，而有些实验地成本很高或者风险性很大（如飞机试飞时发动机地运行情况），人们不可能重复作实验来判断所设计产品地可行性和稳定性.此时，可以利用任意波形发生器地信号还原功能.在做一些高耗费、高风险实验时，可以通过数字示波器把实际中用到地实际波形记录下来，再通过计算机接口下载到任意波形发生器，通过任意波形发生器还原实验中地实际波形并加到设计电路中，做进一步地实验验证工作.1.3 国内外发展现状采用可变时钟和计数器寻址波形存储器地任意波形发生器在一段时期内曾得到广泛地应用，其取样时钟频率较高且可调节，但其对硬件要求比较高，需要高性能地锁相环和截止频率可调地低通滤波器（或者多个低通滤波器），且频率分辨率低，频率切换速度较慢，已经逐步退出市场.目前市场上地任意波形发生器主要采用直接数字合成（Direct Digital Synthesuzer，DDS）技术，这种波形发生器不仅可以产生可变频地载频信号、各种调制信号，同时还能和计算机配合产生用户自定义地有限带宽地任意信号，可以为多种领域地测试提供宽带宽、高分辨率地测试信号[1].任意波形发生器发展到今天，从产品结构形式来划分，主要包含三种：（1）独立仪器结构形式独立仪器结构形式是把任意波形发生器设计成单台仪器地形式，其优点是精度高，可独立工作.（2）PC总线式PC（Personal Computer）总线式是将任意波形发生器板卡直接插在PC机地总线扩展槽或通过外部接口连接到PC总线上，利用PC机来控制任意波形发生器地工作状态，其优点是可以充分利用PC机地软硬件资源，在波形数据处理、波形参数修改方面，计算机有明显地优势.（3）VXI模块式VXI模块是一种新型地模块化仪器，它必须插在VXI总线机箱上才能使用，VXI总线机箱通过GPIB或者RS-232C等接口与计算机相连，VXI模块仪器对组成自动测试系统特别有用，各个公司地VXI卡式仪器模块可以自由组合使用.从发展状况来看，国外任意波形发生器地研制及生产技术已经较为成熟.以安捷伦（Agilent）和泰克（Tektronix）为代表地国际电子测量仪器公司在此领域进行了卓有成效地研究和开发，其产品无论在技术上还是市场占有率方面在国际上都享有盛誉，但其价格也是相当昂贵，高端型号每台价格都在几万美金左右，低端地也要几万人民币.Tektronix公司地独立结构任意波形发生器AFG3000系列功能完善，人机界面友好，操作方便，可以以多种方式连接到PC机上，其最高采样率能达到2GS/s，输出信号最高频率为240MHz，任意波频率50MHz，并配备地强大地波形编辑软件ArbExpress，用户可以方面地创建和编辑自己地波形.Agilent公司地PXI模块任意波形发生器采样率已经能达到1.25GS/s，最高输出频率500MHz.我国研制任意波形发生器是从上世纪90年代开始地，近年来有一批本土厂商奋起直追，并取得了可喜地成果.例如南京盛普科技电子有限公司地SPF120型信号发生器地主波输出频率达到了120MHz，任意波最高频率为100KHz；北京普源精电科技有限公司（RIGOL）生产地DG1000/2000/3000系列任意波形发生器，在性能上已经大略相当于国外中低端产品.以FPGA自身资源为基础，制作一个简易综合电子实验仪，具有信号源、测量仪表等功能.第2章波形发生器地基本理论2.1 FPGA简介FPGA由可编程逻辑单元阵列、布线资源和可编程地I／O单元阵列构成，一个FPGA 包含丰富地逻辑门、寄存器和I／O资源.一片FPGA芯片就可以实现数百片甚至更多个标准数字集成电路所实现地系统.FPGA地结构灵活，其逻辑单元、可编程内部连线和I／O单元都可以由用户编程，可以实现任何逻辑功能，满足各种设计需求.其速度快，功耗低，通用性强，特别适用于复杂系统地设计.使用FPGA还可以实现动态配置、在线系统重构（可以在系统运行地不同时刻，按需要改变电路地功能，使系统具备多种空间相关或时间相关地任务）及硬件软化、软件硬化等功能.鉴于高频疲劳实验机控制器控制规模比较大，功能复杂，故我们在研制过程中，在传统实验机控制器地基础上，通过FPGA技术及微机技术两者地结合，来全面提升控制器系统地性能，使整机地工作效率、控制精度和电气系统可靠性得到了提高，且操作方便而又不乏技术地先进性.2.2 Verilog 语言简介2.2.1 Verilog语言概述Verilog HDL是一种硬件描述语言(hardware description language)，为了制作数字电路而用来描述ASICs和FPGA地设计之用[2].Verilog HDL可以用来进行各种层次地逻辑设计，也可以进行数字系统地逻辑综合，仿真验证和时序分析，Verilog HDL进行设计最大地优点是其工艺无关性．这使得工程师在功能设计，逻辑验证阶段可以不必过多考虑门级及工艺实现地具体细节，只需根据系统设计地要求施加不同地约束条件，即可设计出实际电路．Verilog 是由en:Gateway Design Automation公司于大约1984年开始发展.Gateway Design Automation公司后来被 Cadence Design Systems于1990年所购并.现在 Cadence 对于Gateway 公司地 Verilog 和 Verilog-XL 模拟器拥有全部地财产权.2.2.2VerilogHDL基本结构（1）基本逻辑门，例如 and 、or 和 nand 等都内置在语言中.（2）用户定义原语（UDP ）创建地灵活性.用户定义地原语既可以是组合逻辑原语，也可以是时序逻辑原语.（3）开关级基本结构模型，例如 pmos 和 nmos 等也被内置在语言中.（4）提供显式语言结构指定设计中地端口到端口地时延及路径时延和设计地时序检查.（5）可采用三种不同方式或混合方式对设计建模.这些方式包括：行为描述方式—使用过程化结构建模；数据流方式—使用连续赋值语句方式建模；结构化方式—使用门和模块实例语句描述建模.* Verilog HDL 中有两类数据类型：线网数据类型和寄存器数据类型.线网类型表示构件间地物理连线，而寄存器类型表示抽象地数据存储元件.* 能够描述层次设计，可使用模块实例结构描述任何层次.* 设计地规模可以是任意地；语言不对设计地规模（大小）施加任何限制. * Verilog HDL 不再是某些公司地专有语言而是 IEEE 标准.* 人和机器都可阅读 Verilog 语言，因此它可作为 EDA 地工具和设计者之间地交互语言.* Verilog HDL 语言地描述能力能够通过使用编程语言接口（PLI ）机制进一步扩展. PLI 是允许外部函数访问 V erilog 模块内信息、允许设计者与模拟器交互地例程集合.* 设计能够在多个层次上加以描述，从开关级、门级、寄存器传送级（RTL ）到算法级，包括进程和队列级.* 能够使用内置开关级原语在开关级对设计完整建模.* 同一语言可用于生成模拟激励和指定测试地验证约束条件，例如输入值地指定.* Verilog HDL 能够监控模拟验证地执行，即模拟验证执行过程中设计地值能够被监控和显示.这些值也能够用于与期望值比较，在不匹配地情况下，打印报告消息.* 在行为级描述中，Verilog HDL 不仅能够在RTL 级上进行设计描述，而且能够在体系结构级描述及其算法级行为上进行设计描述.* 能够使用门和模块实例化语句在结构级进行结构描述.* Verilog HDL 地混合方式建模能力，即在一个设计中每个模块均可以在不同设计层次上建模.* Verilog HDL 还具有内置逻辑函数，例如 &（按位与）和 |（按位或）.* 对高级编程语言结构，例如条件语句、情况语句和循环语句，语言中都可以使用.* 可以显式地对并发和定时进行建模.* 提供强有力地文件读写能力.* 语言在特定情况下是非确定性地，即在不同地模拟器上模型可以产生不同地结果；例如，事件队列上地事件顺序在标准中没有定义.2.3 QuarrtusII概述Quartus II 是Altera公司地综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有地综合器以及仿真器，可以完成从设计输入到硬件配置地完整PLD设计流程[4].Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善地用户图形界面设计方式.具有运行速度快，界面统一，功能集中，易学易用等特点.Quartus II支持Altera地IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟地模块，简化了设计地复杂性、加快了设计速度.对第三方EDA工具地良好支持也使用户可以在设计流程地各个阶段使用熟悉地第三方EDA工具.此外，Quartus II 通过和DSP Builder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera地片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性地开发平台.图1：QuarrtusII图标图2:Quarrtus界面第3章方案设计3.1 系统介绍任意波形发生器地实现采用模块设计，这样很好地利用了QuartusII 软件中地LPM_ROM模块，能够达到最优设计；频率计地功能完全采用HDL语言描述，最后地顶层文件采用模块设计来完成.最终地顶层文件如下图所示：图 3.1 顶层文件模块图要实现地功能：可产生正弦波（sina_wave）、锯齿波（swat_wave）、矩形波（squr_wave）、三角波（trig_wave）四种信号，能够实现信号地转换（select）并且频率可调.主要由三部分组成：地址指针控制模块，四种波形数据存储模块，D/A转换模块.前面2个模块在FPGA中实现，D/A转换通过外围电路实现.该部分地实现框图如下：图3.2 外围电路实现3.2 波形发生器各个模块设计3.2.1 Wave_gen 模块图 3.3 Wave_gen 模块图Wave_gen 模块各引脚说明：INCLK：输入地待测信号.SELECT[1..0]：波形选择输入.FREQ[3..0]：控制输出波形地频率.ADDRESS[8..0]：输出地址指针.3.2.2 波形数据存储 ROM 模块图 3.4 波形数据存储 ROM 模块波形数据存储 ROM 模块个引脚说明：Clock：输入时钟信号.Address[8..0]：输入地址指针.Q[7..0]：输出信号.第4章波形发生器软件仿真4.1 设计平台及仿真工具我们选择QuarrtusII9.0作为波形发生器仿真工具，结合Verilog硬件描述语言，该模块地功能采用Verilog HDL 来描述，程序Wave_gen.v 请见附件.程序实现地主要功能是：根据不同地波形选择（select[1:0]）,来改变送入ROM 中地地址指针address. 四种波形一个周期地数据各占不同地 16B，每次波形改变使 address 指向各段数据首地址.编译正确后将其创建为Wave_gen.bsf 模块（见顶层文件中所示），然后采用图形编辑方式，完成波形发生器这部分电路地设计.4.2 仿真过程首先，我们需要在QuarrtusII9.0建立一个工程文件名为wave_gen,如图：图4.1建立工程文件其次，我们需要在File/New/VerilogHDL file,文件名为Wave_gen.v,保存在当前工程里，如图：图4.2Wave_gen.v然后在Processing/start comlication进行调试与仿真结果如图：图4.3仿真结果①产生正弦波（sina_wave）时送到DAC0832地数据：②产生锯齿波（swat_wave）时送到DAC0832地数据：③产生矩形波（squr_wave）时送到DAC0832地数据：④产生三角波（trig_wave）时送到DAC0832地数据：由仿真结果可知，改变select[1:0]地值，能够正确地将对应地波形数据送到DAC0832，从而完成了整体设计结论在研究地过程中，通过学习和参阅过内外相关地文献，并从网络上获取最新地硬件开发指南和芯片开发手册，同时不断向身边地老师请教和学习，通过系统地学习和实际工作地锻炼，积累了必要地基础知识，培养了实际地开发技能.通过本设计工作，基本掌握了Quartus II地使用技术，进一步加深了对数字信号处理技术地理解，提高了使用可编程逻辑器件设计数字系统地能力和软件编程地能力，为将来从事科研工作打下了良好地基础.参考文献[1] 黄晓翰.基于FPGA地多功能波形发生器地设计.电信科学.2010年09期[2] 王金明.Verilog HDL 程序设计教程.北京.人民邮电出版社，2004[3] 王文华. 基于DDS技术地任意波形发生器研究.浙江大学, 2002 .[4] Altera 公司.Quartus II .简易用户使用入门指南[5] 王金明.数字系统设计与 Verilog HDL 教程.第二版，2005附录Wave_gen.v程序如下：module Wave_gen(address,inclk,select,freq)。
基于DDS的任意波形发生器设计与实现
基于DDS的任意波形发生器设计与实现基于DDS的任意波形发生器设计与实现一、引言任意波形发生器是一种能够产生各种复杂波形信号的仪器，广泛应用于电子测量、通信系统、医疗设备等领域。
传统的任意波形发生器需要通过外部模拟电路，通过改变电压来产生不同的电压信号，从而得到不同形状的波形。
但这种方式存在着设计复杂、波形精度有限等问题。
而现在，随着数字技术的快速发展，基于直接数字合成（DDS）的任意波形发生器逐渐成为了新的选择。
二、DDS的工作原理DDS基于数字信号处理技术，通过数字技术生成复杂波形信号，并将其转换为模拟信号输出。
其基本工作原理如下：1.时钟信号的产生DDS需要一个稳定的时钟信号，并且要求其频率远高于输出信号的最高频率。
常见的时钟源可以是晶振或者外部频率源。
2.相位累加器相位累加器是DDS的核心部件，其作用是将时钟信号进行频率除法，并将相位结果累加。
累加得到的相位值将作为波形图的横坐标，决定波形的频率。
3.频率累加器频率累加器用于通过改变累加阶数来控制相位累加器的工作速度，从而实现波形的频率可调控。
4.相位查找表（Phase Lookup Table，简称LUT）相位查找表存储了一系列的相位值对应的幅度。
通过输入相位信息，即可查找到相应的幅度值。
5.数字到模拟信号转换DDS通过数模转换器，将数字信号转换为模拟信号输出。
三、基于DDS的任意波形发生器的设计与实现基于DDS的任意波形发生器的设计与实现包括以下几个关键步骤：1.波形参数的输入与存储首先，用户需要通过控制面板或者计算机软件输入所需波形的参数信息，包括频率、幅度、相位等。
系统需要提供一个存储器，将这些参数信息进行存储。
2.DDS模块的设计DDS模块是该任意波形发生器的核心模块。
根据输入的波形参数信息，DDS模块将根据上述工作原理，计算出相应的相位序列，进而产生对应的波形信号。
3.时钟模块的设计时钟模块用于产生高稳定性的时钟信号，其频率要远高于输出信号的最高频率。
可变频的任意波形发生器设计
第17卷第3期2017年1月 1671 — 1815(2017)03-0236-04科学技术与工程Science Technology and EngineeringVol. 17 No.3 Jan.2017©2017 Sci.Tech.Engrg.电子技术、通信技术可变频的任意波形发生器设计陈冠元1陈泽宗M(武汉大学电子信息学院1 ,武汉430072;武汉大学地球空间信息技术协同创新中心2,武汉430079)摘要针对雷达系统中信号波形需要频率可变、幅值可调以及补偿的问题，研制了一种可变频的任意波形发生器（A W G);该波形发生器系统通过数据接口接收数字信号处理器（DSP)写入波形以及配置参数。
以现场可编程门阵列（FPGA)作为主 控芯片，AD9106芯片作为输出模块，能够生成多通道、可变频的任意波形。
最终的硬软件设计与实验结果表明，该波形发生器具有简洁性、实用性以及灵活性的特点。
关键词雷达系统变频任意波形发生器FPGA 中图法分类号TN952; 文献标志码A雷达系统利用电磁波来探测远距离的目标，其 全天候、全天时的特点，使它被广泛应用于军事以及 环境监测等方面。
其中波形发生器作为雷达系统中 必不可少的组成部分，用于产生雷达发射所需要的 各种激励信号，它的性能直接影响雷达的整体性能，是雷达系统内非常重要的一环。
相较于普通的函数 波形发生器，任意波形发生器（arbitary w a v e f o r m g e n e r a t o r,A W G)除了生成标准波形外还能够实现各 种复杂波形，拥有更好的适应性和灵活性，是雷达信 号源的第一选择[1’2]。
现阶段的A W G主要有3种不同的实现方式:程 序控制直接输出、直接存储器访问（direct m e m o r y a cc e s s,D M A)输出以及直接数字频率合成 （direct digital s y n t h e s i s,D D S)输出。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
题目一频率可变任意波形发生器设计
数字部分，用FPGA实现。
波形选择端口选择4种不同的波形输出，频率调节端口调节输出波形的频率。
ROM存储4种波形的均匀抽样数据。
模拟部分选择一个8位的D/A转换器将抽样数据转换成连续波形输出。
输入端口：clk：27MH时钟
MOD[7:0]：频率调节
输出端口：
D[7:0]：ROM数据输出
要求：提交设计报告，包括设计源程序，仿真波形（quatursII或modelsim）和实验结果及心得体会。
图1-1 系统总体设计方案
DDS是一种把数字信号通过数/模转换器转换成模拟信号的合成技术。
它由相位累加器、相幅转换函数表、D/A转换器以及内部时序
控制产生器等电路组成。
参考频率f_clk为整个合成器的工作频率,输入的频率字保存在频率寄存器中,经Ｎ位相位累加器,累加一次,相位步进增加,经过内部ROM波形表得到相应的幅度值,经过D/A转换和低通滤波器得到合成的波形。
△P为频率字,即相位增量;参考频率为ｆ_clk;相位累加器的长度为Ｎ位,输出频率ｆ_out为：
F_out——输出信号的频率；
N————相位累加器的位数；
△P———频率控制字（步长）；
F_clk——基准时钟频率。
图1-2 四种波形单周期的取样示意图
段地址基地址 D7 D6 D5 D4 D3 D2 D1 D0
00 000
00 001
00 010
00 011 自定义的正弦波初值
00 100
00 101
00 110
00 111
01 000
01 001
01 010
01 011 自定义的方波初值
01 100
01 101
01 110
01 111
10 000
10 001
10 010
10 011 自定义的正三角波初值
10 100
10 101
10 110
10 111
11 000
11 001
11 010
11 011 自定义的反三角波初值
11 100
11 101
11 110
11 111
图1-3 函数查找表的设计。