数字电子钟电路设计分析解析
数字电子钟设计报告
数字电子钟一．摘要数字电子钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。
它的计时周期为24小时，显示满刻度为23时59分59秒。
因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路和振荡器组成。
主电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。
将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计时器，可实现对一天24小时的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态用七段显示译码器译码，通过七段显示器显示出来。
校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整。
采用74160，74393实现24进制和60进制，从而实现计数功能。
目录一．正文 (3)1.1系统设计 (3)1.11设计原理（数字电子钟结构框图）： (3)1.12石英晶体振荡器 (3)1.2单元电路设计 (4)1.21时、分、秒计数器的设计： (4)1.2.1.1 元器件的选择：74LS160 同步十进制计数器、与非门 (4)1.2.1.2 二十四进制计数器电路图 (5)1.2.1.3 六十进制计数器电路图 (6)1.2.1.4 秒脉冲谐振电路： (6)1．3系统的测试 (8)1.3.1 N进制级联 (8)1.3.2分频器电路 (8)1.3.3.调校电路 (9)1.4 总结 (10)参考文献 (10)附录 (11)1.元器件的明细表 (12)一．正文1.1系统设计1.11设计原理（数字电子钟结构框图）：数字电子钟是一个典型的数字电路系统，其由直流稳压电源，秒脉冲发生器，时、分、秒计数器以及校时和显示电路组成结构框图如下：图表 11.12石英晶体振荡器：石英晶体振荡器的特点是振荡频率准确，电路结构简单，频率易调节。
数字电子钟逻辑电路设计
数字电子钟逻辑电路设计数字电子钟是一种通过电子元器件来显示时间的设备。
它采用数字显示方式，能够精确地显示时、分、秒，并具备时间设置、闹钟功能等。
本文将为您介绍一种数字电子钟的逻辑电路设计。
一、设计目标本设计旨在实现一个简单且稳定的数字电子钟，具有以下功能：1. 显示当前的时、分、秒；2. 具备设置时间的功能；3. 具有闹钟功能，能在设定的时间触发闹钟；4. 使用稳定的时钟信号，确保显示的准确性。
二、设计思路1. 时钟信号时钟信号是数字电子钟的核心，它提供了每一秒的时间基准。
我们可以使用晶体振荡器作为时钟信号源，晶体振荡器能提供稳定的频率信号，确保显示的准确性。
2. 计时功能数字电子钟需要精确地计时，因此需要设计一个计时模块。
我们可以使用可编程计数器作为计时模块，根据时钟信号的频率，在每个计时周期内加1，从而实现精确的计时功能。
3. 数码管显示为了显示时、分、秒等信息，我们需要使用数码管。
数码管由多个数码管单元组成，每个数码管单元可以显示一个数字(0-9)。
通过控制每个数码管单元的输入信号，我们可以实现相应的数字显示。
4. 设置功能为了实现设置时间的功能，我们可以使用开关和触发器。
当用户按下设置按钮时，触发器会将时、分、秒数据锁存，并将数据传输到计时模块中。
用户可以通过增加或减少按键来调整时间，同时按下确认按钮后，触发器会将锁存的时间数据传输到计时模块中，实现时间的设置。
5. 闹钟功能为了实现闹钟功能，我们可以设置一个闹钟触发器模块。
用户可以按下闹钟设置按钮，将所需闹钟时间输入到触发器中，并按下确认按钮进行确认。
当达到设定的闹钟时间时，触发器会输出一个高电平信号，触发闹钟。
三、电路设计1. 时钟信号部分时钟信号部分使用晶体振荡器作为时钟源，通过稳压电源提供适当的电压，并通过数字时钟芯片将信号引入。
2. 计时功能部分计时功能部分由可编程计数器组成，计数器的时钟输入与时钟信号相连接，使其能够按照时钟信号的频率进行计数。
《电子技术》课程设计报告-数字电子钟设计
《电子技术》课程设计报告-数字电子钟设计一、背景介绍数字电子钟是一个实时的计时器，它可以按照设定的时刻精确地表示时间。
它使用微处理器和时钟芯片来处理时间。
因此，它可以被视为一个微处理器系统，系统中含有存储器、计数器、报警功能等。
最新的电子时钟如石英钟使用特制石英晶片来制定时钟。
由于石英可以产生完美的电振动，因此可以更准确地检测时钟改变。
二、数字电子钟的设计原理1、时钟驱动电子时钟的操作需要一定的时间和精度，主要是依靠特殊的驱动器来实现的。
驱动器有石英、硅、力学和光学等多种。
其中石英芯片是电子时钟的核心部件并且最常用。
可以让电子时钟每秒产生32千分之一秒的精度。
2、晶振电路晶体振荡器电路是将电能转换成振荡信号和时钟信号的基础电路。
在电子时钟中，晶振电路可以将3.3V的DC电源转换成正弦波信号。
3、控制电路控制电路是接收电子时钟信号，并将其转换为可读取的数字信号的电路。
它通过检测当前的时钟值与它预设的标准值，来决定是否需要重新设定。
4、显示电路为了使时间显示准确，显示电路需要有一定的能力，它可以将控制电路经过变换后的数字转化为可视的数字或符号信号，比如LED。
我们首先使用PIC16F628A微控制器来控制数字电子钟，PIC16F628A是一款常用的单片机，在实现数字电子钟的最基本功能时天然的具有很多优势，即具有丰富的I/O口及高性能的CPU。
而在驱动这个数字电子时钟时，我们选择了普通的石英晶振，其工作电压为3.3V，频率为32.768kHz。
它的作用是将电源电压转换成正弦波信号，然后此信号可以被PIC单片机读取，从而实现全电子时钟功能。
在处理每秒钟走过的时间时，我们使用计数器根据晶振输入的时钟信号逐渐计数，而当计数器计数到一定值时，PIC单片机就知道一秒的时间已经过去，然后继续进行计算.最后，我们选用一个4位共阳极数码管来将这些数据转化为显示数字的动作，它从数据地址上读取数据，然后一次送到一位，就可以实时显示电子时钟的实时时间。
数字式闹钟电路设计报告
数字式闹钟电路设计报告目录一．设计任务和要求 (1)二．设计方案的选择与论证 (2)三．电路设计计算与分析 (5)四．总结及心得 (15)五．附录 (17)六．参考文献 (18)一．设计任务和要求数字式闹钟的具体要求如下：(1) .时钟功能：具有24小时或12小时的计时方式，显示时、分、秒。
(2) .具有快速校准时、分、秒的功能。
(3) .能设定起闹时刻，响闹时间为1分钟，超过1分钟自动停；具有人工止闹功能；止闹后不再重新操作，将不再发生起闹。
二．设计方案的选择与论证2.1 数字闹钟的设计思想要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。
而脉冲源产生的脉冲信号的频率较高，因此，需要进行分频，使得高频脉冲信号转变为适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1HZ）。
经过分频器输出的秒脉冲信号到计数器中进行技术。
由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要对计数器分别设计为60进制，60进制和24进制（本次我选作24进制）的，并发出驱动信号。
各计数器输出信号经译码器、驱动器到数字显示器，按“时”、“分”、“秒”顺序将数字显示出来。
值得注意的是：任何计时装置都有误差，因此应考虑校准时间电路。
校时电路一般采用自动快速调整和手动调整，“自动快速调整”可利用分频器输出的不同频率的脉冲使显示的时间自动迅速调整。
“手动调整”可利用手动的节拍调准显示时间。
基于要求本次采用了自动快速调整。
数字闹钟要求有定时响闹的功能，故需要提供设定闹时电路和对比起闹电路。
设时电路应共享译码器、驱动器到数字显示器，以便使用者设定时间，并可减少电路的芯片数量；而对比起闹电路提供声源，应具有人工止闹功能，止闹后不再重新操作，将不再发生起闹等功能。
2.2 数字闹钟组成框图及工作过程数字闹钟的组成框图如图1.1所示:分别由数码显示电路，计数器,校时电路，脉冲产生的分频器及振荡器，闹时设置电路和闹时电路。
数字电子钟电路图
数字电子钟电路图一、引言数字电子钟是一种广泛应用于现代生活中的电子设备，它能够精确显示时间，并具有一系列实用的功能，如日期显示、闹钟设置等。
数字电子钟的核心部分是电路板，通过电路板上的元件和连接线来实现时间的获取和显示。
本文将详细介绍数字电子钟的电路图设计及其原理。
二、电路图设计数字电子钟的电路图设计通常包括以下几个主要部分：1. 电源电路：数字电子钟需要一个稳定的电源来供电，通常使用直流电源。
在电路图中，电源电路主要由变压器、整流电路、滤波电路和稳压电路组成。
变压器将交流电转换为适当的电压，整流电路将交流电转换为直流电，滤波电路去掉直流电中的杂波，稳压电路稳定电压，以保证电子元件的正常工作。
2. RTC芯片：RTC芯片负责获取并记录时间信息。
它通常包含一个晶振电路、一个时钟计数器、一个时钟芯片以及一些时钟设置和显示控制的接口。
在电路图中，RTC芯片与其他电子元件通过引脚相连接，以实现时间数据的传输和显示。
3. 数码管：数码管是显示时间和日期的主要输出设备。
它具有多个数码管显示单元，每个数码管显示一个数字。
数码管接收来自RTC芯片的时间信息，并将其以数码形式显示出来。
在电路图中，数码管与RTC芯片之间通过引脚相连，以传输和显示时间数据。
4. 控制电路：控制电路负责对数字电子钟的功能进行控制和设置。
它通常包括按键开关、解码电路和逻辑门电路等。
按键开关用于设置闹钟、日期等功能，解码电路将接收到的按键信号转换为相应的控制信号，逻辑门电路用于实现各种功能的逻辑判断。
三、原理解析数字电子钟的原理基于时钟的计算和显示。
具体原理如下：1. 时间计算原理：RTC芯片中的晶振电路产生一个精确的时钟信号，通过时钟计数器进行计数，并根据计数结果得出当前的时间信息。
通过时钟计数器的设置和控制，可以实现时间的增减、精确校准等功能。
2. 时间显示原理：数字电子钟使用数码管将时间信息以数字形式显示出来。
数码管的每个数码显示单元通过不同的电压脉冲控制来显示不同的数字。
数字电子时钟课程设计报告剖析
数字电子时钟设计报告目录一、设计任务和要求二、设计的方案的选择与论证三、电路设计计算与分析四、总结及心得五、附录六、参考文献一、设计任务和要求（一）设计任务（1）时钟显示功能，能够以十进制显示“时”、“分”、“秒”。
（2）具有校准“时”、“分”的功能。
（二）设计要求（1）用Multisim画出整个系统电路图，并列出所需器件清单。
（2）调试振荡电路，用Multisim提供的示波器观察其输出波形是否复合要求。
（3）实现整个数字电子钟电路各项任务的正常工作。
二、设计的方案的选择与论证本次所要设计的数字电子表可以满足使用者的一些特殊要求，输出方式灵活，如可以随意设置时、分、秒的输出，定点报时。
由于集成电路技术的发展，特别是MOS集成电路技术的发展，使数字电子钟具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。
此次设计的数字时钟电子电路分为以下6个部分：（1）振荡电路（2）时间计数电路（3）显示电路（4）校时电路数字时钟实际上是一个对标准频率（1HZ）进行计数的计数电路，因此，时间计数电路是一个由计数器组成的时序逻辑电路。
用555定时器构成的多谐振荡器作为秒脉冲信号源，控制秒个位的信号输入，整点报时信号输入和闹钟报时信号输入，是整个电路唯一的脉冲信号源。
将计数器与显示器相连接，可以将输入的二进制数翻译成可以直读的十进制数字并显示出来，显示管与计数器之间由译码器相接，作为译码驱动。
由于计数的起始时间不可能与标准时间（如北京时间）完全一致，异或计数过程中可能出现误差，固需要在电路中添加校时电路，以保证可以随时对时间进行校正。
电路设计计算与分析（1）振荡电路多谐振荡器是一种能产生矩形波的自激振荡器，也称矩形波发生器。
“多谐”指矩形波中除了基波成分外，还含有丰富的高次谐波成分。
多谐振荡器没有稳态，只有两个暂稳态。
在工作时，电路的状态在这两个暂稳态之间自动地交替变换，由此产生矩形波脉冲信号，常用作脉冲信号源及时序电路中的时钟信号。
数字钟系统电路的设计方案与仿真分析
数字钟系统电路的设计方案与仿真分析
在电子技术实验教学中，构建学生的电路设计理念，提高学生的电路设计能力，是教学的根本目的和核心内容。
数字钟电路的设计和仿真，涉及模拟电子技术、数字电子技术等多方面知识，能够体现实验者的理论功底和设计水平，是电子设计和仿真教学的典型案例。
文中采用了555 定时器电路、计数电路、译码电路、显示电路和时钟校正电路，来实现该电路。
1 系统设计方案
数字钟由振荡器、分频器、计时电路、译码显示电路等组成。
振荡器是数字钟的核心，提供一定频率的方波信号;分频器的作用是进行频率变换，产生频率为1 Hz 的秒信号，作为是整个系统的时基信号; 计时电路是将时基信号进行计数;译码显示电路的作用是显示时、分、秒时间;校正电路用来对时、分进行校对调整。
其总体结构图，如图1 所示。
2 子系统的实现
2.1 振荡器
本系统的振荡器采用由555 定时器与RC 组成的多谐振荡器来实现，如图2 所示即为产生1 kHz 时钟信号的电路图。
此多谐振荡器虽然产生的脉冲误差较大，但设计方案快捷、易于实现、受电源电压和温度变化的影响很小。
2.2 分频器
由于振荡器产生的频率高，要得到标准的秒信号，就需要对所得到的信号进行分频。
在此电路中，分频器的功能主要有两个：1）产生标准脉冲信号;2）提供电路工作需要的信号，比如扩展电路需要的信号。
通常实现分频器的电路是计数器电路，选择74LS160 十进制计数器来完成上述功能［5］。
如图3 所示，555 定时器产生1 kHz 的信号，经过3 次1/10 分频后得到1 Hz 的脉冲信号，为秒个位提供标准秒脉冲信号。
数电课程——电子钟设计报告(正文)
多功能数字钟的电路设计报告一、设计题目：多功能数字钟的电路设计二、设计任务和要求：1）时钟显示功能，能够以十进制显示“时”、“分”、“秒”。
2）具有校准时、分的功能。
3）整点自动报时，在整点时，便自动发出鸣叫声，时长1s。
三、原理电路设计：一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。
振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。
数字钟的整机逻辑框图如下：方案比较与选择：（1）振荡器方案二：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。
555与RC组成的多谐振荡器图方案二：采用石英晶体振荡器经过分频得到这一时间脉冲信号。
石英晶体振荡器图方案三：由集成逻辑门与RC组成的时钟源振荡器。
门电路与RC组成的多谐振荡器图方案分析：用555组成的脉冲产生电路: R1=15*103Ω，R2=68*103Ω，C=10μF ，则555所产生的脉冲的为:f=1.43/[(R1+2*R2)*103*10*106=0.947Hz,而设计要求为1Hz,因此其误差为5.3%,在精度要求不是很高的时候可以使用。
石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32.768kHz,然后再经过15分频电路可得到标准的1Hz的脉冲输出.R的阻值,对于TTL门电路通常在0.7～2KΩ之间;对于CMOS门则常在10～100MΩ之间。
由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关，而且还取决于门电路的阈值电压VTH，由于VTH容易受到温度、电源电压及干扰的影响，因此频率稳定性较差，只能用于对频率稳定性要求不高的场合。
综上分析，选择方案二，石英晶体振荡电路能够作为最稳定的信号源。
（2）分频器时间标准信号的频率很高，要得到秒脉冲，需要分频电路。
在本设计中选择32.768kHz的石英晶振。
数字钟电路设计报告总结
数字钟电路设计报告总结
数字钟是一种电子设备，它通过电路控制钟表的走动，为用户提供准确的计时服务。
在本报告中，我们介绍了数字钟电路的设计过程，包括硬件设计、软件设计、测试和优化等方面。
首先，我们了解了数字钟的基本组成部分，包括时钟芯片、计数器、定时器、按键、显示屏等。
然后，我们分析了数字钟的用户需求，确定了数字钟的基本功能，如定时闹钟、整点报时、定时关闭等。
在硬件设计方面，我们选择了常用的数字钟电路模块，包括时钟芯片、计数器、定时器、按键、显示屏等，并进行了电路仿真和测试，以确保电路的稳定性和可靠性。
在软件设计方面，我们使用了 C 语言编写数字钟的驱动程序，实现了数字钟的各种功能，如定时闹钟、整点报时、定时关闭等。
同时，我们还优化了数字钟的算法，提高了计算速度和精度，使数字钟的计时更加准确。
最后，我们进行了数字钟的测试和优化，以确保数字钟的质量和性能。
我们使用了各种测试工具和仪器，对数字钟进行了功能测试、性能测试和可靠性测试等，以确保数字钟的可靠性和稳定性。
同时，我们还进行了优化，提高了数字钟的运算速度和精度，使数字钟的计时更加准确。
总的来说，我们介绍了数字钟电路的设计过程，包括硬件设计、软件设计、测试和优化等方面。
我们分析了数字钟的用户需求，选择了常用的数字钟电路模块，进行了电路仿真和测试，优化了数字钟的
算法，确保了数字钟的可靠性和稳定性，为用户提供了准确的计时服务。
数字电子钟的设计方案.
数字电子钟的设计数字电子钟的设计要求1.设计一个输出电压为5V的直流稳压电源.(略2.用555定时器设计一个秒钟脉冲发生器.(略3.用同步十进制集成计数器74160设计一个秒钟计数器,即六十进制计数器.4.用同步十进制集成计数器74160设计一个24/12小时计数器,通过转换开关可实现二十四与十二进制计数值的转换.(主要分析5.数字电子钟还具有小时校时和分钟校时的功能.数字电子钟结构框图数字电子钟电路是一个典型的数字电路系统,其由直流稳压电源,秒脉冲发生器,时﹑分﹑秒计数器以及校时和显示电路组成.24/12进制递增计数器的设计24/12进制递增计数器是由两片74160组成的,它能够实现十二进制和二十四进制的同步递增,功能真值表如图.注:1.RD是异步清零端,当RD=0时,不管其他输入端的状态如何(包括时钟信号CP,计数器输出被直接置零.2.LD是预置数端,在RD=1的条件下,当LD=0﹑且有时钟脉冲CP的上升沿作用时,A、B、C、D输入端的数据将分别被QA~QD所接收3.在RD=LD=1的条件下,当使能端ET*EP=0,不管有无CP脉冲作用,计数器将保持原有状态不变.4.当RD=LD=EP=ET=1时,74160处于计数状态.74160的功能分析1.RD是异步清零端,当RD=0时,不管其他输入端的状态如何(包括时钟信号CP,计数器输出被直接置零.2.LD是预置数端,在RD=1的条件下,当LD=0﹑且有时钟脉冲CP的上升沿作用时,A、B、C、D输入端的数据将分别被QA~QD所接收.3.在RD=LD=1的条件下,当使能端ET*EP=0,不管有无CP脉冲作用,计数器将保持原有状态不变.4.当RD=LD=EP=ET=1时,74160处于计数状态.24/12进制计时电路个位与十位计数器均接成十进制计数形式,采用同步级联复位方式。
选择十进制的输出端和个位计数器的输出端通过与非门控制两片计数器的清零端,当计数器的输出端状态为00100100,立即译码反馈清零,实现二十四进制递增计数;若选择十位计数器的输出端与个位计数器的输出端经与非门控制两片计数器的清零端,当计数器的状态为00010010时,立即反馈清零,实现十二进制递增计数。
EDA设计(II)实验报告数字电子钟
EDA设计（II）实验报告-数字电子钟实验报告：数字电子钟一、实验目的本实验旨在通过使用EDA设计软件，设计并实现一个具有时、分、秒功能的数字电子钟。
通过学习使用EDA工具，掌握数字电路设计的基本步骤和技巧，培养实践能力和创新思维。
二、实验原理数字电子钟是一种以数字形式显示时间的装置，它利用了时、分、秒的计时原理。
核心部分包括一个时钟发生器，用于产生标准时间信号，以及一个计数器，用于对时间进行计数并显示。
此外，还需要一些控制逻辑来控制时、分、秒的进位和显示。
三、实验步骤1.设计准备：在开始设计之前，首先明确设计要求和功能。
考虑到实验的复杂性和可实现性，我们采用最简单的电路结构，即基于计数器和译码器的数字电子钟。
2.绘制电路图：使用EDA设计软件（如Quartus II）绘制电路图。
首先创建新项目，然后添加必要的元件（如74LS192计数器、74LS248译码器等），并根据设计要求连接元件。
3.编写程序：使用硬件描述语言（如VHDL或Verilog）编写计数器和译码器的程序。
确保程序能够实现所需的功能，并进行仿真测试。
4.编译和下载：将程序编译成可下载的配置文件，然后下载到FPGA开发板上。
5.硬件测试：连接开发板到PC，启动程序，观察数字电子钟的显示情况。
检查时间是否准确，各部分功能是否正常。
6.性能评估：对数字电子钟的性能进行评估，包括计时精度、稳定性等指标。
根据评估结果对设计进行优化。
四、实验结果与分析1.设计结果：经过上述步骤，我们成功地设计并实现了一个基于FPGA的数字电子钟。
通过EDA软件和硬件描述语言，我们实现了计数器和译码器的功能，并完成了程序的编写和下载。
2.性能分析：经过测试，我们的数字电子钟具有较高的计时精度和稳定性。
时间显示准确，各部分功能正常。
这表明我们的设计是成功的。
3.优化方向：虽然我们的数字电子钟已经具有较好的性能，但仍有一些方面可以优化。
例如，可以考虑添加更多的功能，如闹钟、温度显示等；也可以进一步优化电路结构，降低成本和提高性能。
电子技术数字时钟报告电路原理图
电子技术课程设计报告设计题目：数字电子时钟班级：学生姓名：学号：指导老师：完成时间：一.设计题目：数字电子时钟二.设计目的：1.熟悉集成电路的引脚安排和各芯片的逻辑功能及使用方法;2.了解数字电子钟的组成及工作原理 ;3.熟悉数字电子钟的设计与制作;三、设计任务及要求用常用的数字芯片设计一个数字电子钟,具体要求如下：1、以24小时为一个计时周期；2、具有“时”、“分”、“秒”数字显示；3、数码管显示电路；4、具有校时功能；5、整点前10秒,数字钟会自动报时,以示提醒；6、用PROTEUS画出电路原理图并仿真验证；四、设计步骤：电路图可分解为：1.脉冲产生电路；2.计时电路；3.显示电路；4校时电路；5整点报时电路;1.脉冲电路是由一个555定时器构成的一秒脉冲,即频率为1HZ；电路图如下：2.计时电路即是计数电路,通过计数器集成芯片如：74LS192 、74LS161、74LS163等完成对秒脉冲的计数,考虑到计数的进制,本设计采用的是74LS192;秒钟个位计到9进10时,秒钟个位回0,秒钟十位进1,秒钟计到59,进60时,秒钟回00,分钟进1；分钟个位计到9进10时,分钟个位回0,分钟十位进1,分钟计到59,进60时,分钟回00,时钟进1；时钟个位记到9进10时,时钟个位回0,时钟十位进1,当时钟计数到23进24时,时钟回00.电路图如下：3.显示电路是完成各个计数器的计数结果的显示,由显示译码器和数码管组成,译码器选用的是4511七段显示译码器,LED数码管选用的是共阴极七段数码管,数码管要加限流电阻,本设计采用的是400欧姆的电阻;电路图如下：4.校时电路通过RS触发器及与非门和与门对时和分进行校准,电路图如下：5.整点报时电路即在时间出现整点的前几秒,数值时钟会自动提醒,本设计采用连续蜂鸣声；根据要求,电路应在整点前10秒开始整点报时,也就是每个小时的59分50秒开始报时,元器件有两个三输入一输出的与门,一个两输入一输出的与门,发生器件选择蜂鸣器;具体电路图如下：六.设计用到的元器件有：与非门74LS00,与门74LS08,74LS11,7段共阴极数码管,计数器芯片74LS192,555定时器,4511译码器,电阻,电容,二极管在电路开始工作时,对计数电路进行清零时会使用到,单刀双掷开关;设计电路图如报告夹纸;七.仿真测试：1.电路计时仿真电路开始计数时：计数从1秒到10秒的进位,从59秒到一分钟的进位,从1分到10分的进位,从59分到一小时的进位,从1小时到10小时的进位,从23小时到24小时的进位,然后重新开始由此循环,便完成了24小时循环计时功能,仿真结果如下：1. 7.2.8.3. 9.4. 10.5. 11.6. 12.13.2.电路报时仿真由电路图可知,U18：A和U18：B的6个输入引脚都为高电平时,蜂鸣器才会通电并发声,当计数器计数到59分50秒是,要求开始报时,而59分59秒时,还在报时,也就是说只需要检测分钟数和秒计数的十位,5的BCD码是4和1,9的BCD码是8和1,一共需要6个测端口,也就是上述的6个输入端口,开始报时时,报时电路状态如图：3.校时电路仿真正常计时校时U15：D和u15:C是一个选通电路,12角接的是秒的进位信号,9角接的是秒的脉冲信号,当SW1接到下引脚时,U15：D接通,u15:C关闭,进位信号通过,计数器的分技术正常计时；当SW1接到上引脚时,U15：D关闭,u15:C接通,校时的秒脉冲通过,便实现了分钟校时,时钟的校时与分钟校时大致相同;八.心得体会以及故障解决设计过程中遇到了一个问题,就是在校时电路开始工作时,校时的选择电路会给分钟和时钟的个位一个进位信号,也就是仿真开始时电路的分钟和时钟个位会有一个1;为了解决这个问题,我采用的是在电路开始工作时,同时给分钟和时钟的个位一个高电平的清零信号来解决,由于时钟的个位和十位的清零端是连在一起的,再加上分钟的个位,在校时小时的时候且当小时跳完24小时时,会给分钟的个位一个清零信号,这时在电路中加一个单向导通的二极管变解决了,具体加在那儿,请参考电路图;在设计过称中,我们也许遇到的问题不止一个两个,而我们要做的是通过努力去解决它；首先我们要具备丰富的基础知识,这是要在学习和实际生活中积累而成的；其次,我们还有身边的朋友同学老师可以请教,俗话说：三人行,必有我师；最后,我们还有网络,当今是个信息时代,网络承载信息的传递,而且信息量非常大,所以我们也可以适当的利用网络资源;通过这次对数字钟的设计与制作,让我了解了设计电路的步骤,也让我了解了关于数字钟的原理与设计理念,要设计一个电路总要先用仿真,仿真成功之后才实际接线;但是仿真是在一个比较好的状态下工作,而电路在实际工作中需要考虑到一些驱动和限流电阻等等,因为,再实际接线中有着各种各样的条件制约和干扰;而且,在仿真中无法成功的电路接法,在实际中因为芯片本身的特性而能够成功;所以,在设计时应考虑两者的差异,从中找出最适合的设计方法;这次学习让我对各种电路都有了大概的了解,所以说,坐而言不如立而行,对于这些电路还是应该自己动手实际操作才会有深刻理解,才能在实际生活和工作中应用起来;。
数字电子时钟的分析报告
.数字电子钟设计一、设计要求：设计一个数字电子钟电路，能用六个数码管分别显示小时（小时制）、分钟、秒，能预置初始时间。
同时，每秒钟有一个指示灯闪亮。
二、设计方案：1.设计原理及设计方案选择（）设计原理数字电子钟是将时、分、秒显示于人的视觉器官的计时装置。
它的计时周期为小时。
初始时为，末时为，以此为一次循环。
另外还有暂停、预置初始时间的功能。
因此，一个基本的数字钟电路主要由译码显示器（六块），时、分、秒计数器，校时电路，振荡器等组成。
分钟、秒钟计数器均采用六十进制，时钟计数器则采用二十四小时进制。
秒钟计数器由外部时间脉冲提供，每六十秒向分钟计数器加一个“分脉冲”，此时分钟计数器开始工作。
同理，每六十分钟向小时计数器发送一个“时脉冲”将输出的状态送到有译码器的数码管，在显示器上显示出来。
校时电路是将另外的脉冲信号，用异或门元件分别和分脉冲、时脉冲并联接到信号输入端即可完成校时。
（）设计方案。
我的设计方案如下图所示。
通过用“与非门”元件的连接实现二十四进制，六十进制。
进制计数用的“反馈预置法”来实现，这样可以避免进位时，出现短暂出现的信号。
同时为了节约资源，则利用单刀双掷开关从时间脉冲分出一个支路作为校时脉冲。
本方案实现的功能概述：当单刀双掷开关掷到“计时”时，数字时钟开始工作，按照正常的时钟计数状态工作，同时从计时端分出一个支路，接入指示灯，则可以实现每秒钟灯闪一次。
当单刀双掷开关掷到“校时”时，若此时校时（分）的开关是断开，则可以实现“暂停”功能；若此时按下校时开关，可以分别预置“小时”“分钟”，实现预置初始时间的功能（感觉预置秒不符合实际需要，故省略）。
本方案可以满足题目给出的要求。
三、设计电路：注：此状态为计时状态已预置为：：秒，下一个脉冲可显示为：：。
当掷到左边时，若、断开可以实现暂停；若闭合，可分别预置时、分。
电路图直接采用和模式粘贴到报告上，没有采用截屏工具。
四、设计总结：1.调试过程中遇到的问题、以及改进、调试的方法。
数字电子钟设计报告
数字电子钟设计报告
本报告将介绍数字电子钟的设计，包括系统架构、硬件设计和软件设计。
1. 系统架构
数字电子钟的系统架构分为两部分：信息输入和显示输出。
信息输入包括时间信息和闹钟设置信息，可以通过按钮进行设置。
显示输出部分包括LED数字显示屏、音响和闹钟提示灯。
2. 硬件设计
数字电子钟的硬件设计包括微控制器、时钟模块、数码管驱动器、按钮和声音电路。
微控制器采用ATmega32芯片，具有良好的性能和良好的可靠性。
时钟模块采用DS1302实时时钟芯片，可以提供准确的时
间信息。
数码管驱动器采用常用的MAX7219芯片，非常方便，可以控制8位数码管。
按钮用于输入时间信息和闹钟设置信息。
声音电路包括一个蜂鸣器和一个三极管，可以产生响亮的闹钟声。
3. 软件设计
数字电子钟的软件设计包括时钟模块、数码管显示模块、按钮扫描模块和闹钟模块。
时钟模块负责读取DS1302芯片提供的时间信息，并将其存储在ATmega32芯片中。
数码管显示模块负责将存储在ATmega32芯片中的时间信息通过MAX7219芯片发送给8位数码管进行显示。
按钮扫描模块负责扫描按钮输入信息，并将其存储在ATmega32芯片中。
闹钟模块负责读取ATmega32芯片中的闹钟设置信息，并在设定的时间点触发闹钟提示灯和蜂鸣器发出响亮的闹钟声。
4. 总结
数字电子钟的设计包括系统架构、硬件设计和软件设计。
该设计可以提供准确的时间信息和实用的闹钟功能。
它可以广泛应用于家庭、办公室和学校等领域。
电子数字时钟课程设计报告(完整实物图+原理图+web图)
数字电子钟的设计1. 设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。
而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字钟包括组合逻辑电路和时叙电路。
通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
1.1设计指标1. 时间以12小时为一个周期；2. 显示时、分、秒；3. 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；1.2 设计要求1、电路设计原理说明2、硬件电路设计(要求画出电路原理图及说明)3、实物制作：完成的系统能达到题目的要求。
4、完成3000字的课程设计报告2. 功能原理2.1 数字钟的基本原理数字电子钟由信号发生器、“时、分、秒”计数器、LED数码管、校时电路、整点报时电路等组成。
工作原理为时钟源用以产生稳定的脉冲信号，作为数字种的时间基准，要求震荡频率为1HZ，为标准秒脉冲。
将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计数器，可以实现24小时的累计。
LED数码管将“时、分、秒”计数器的输出状态显示。
校时电路是来对“时、分、秒”显示数字进行校对调整。
2.2 原理框图3. 功能模块3.1 振荡电路多谐振荡器也称无稳态触发器，它没有稳定状态，同时无需外加触发脉冲，就能输出一定频率的矩形波形（自激振荡）。
用555实现多谐振荡，需要R1，R2和电容，并接+5V的直流电源。
数字电子钟设计电子设计课程设计报告
数字电子钟设计电子设计课程设计报告电子技术课程设计报告——数字电子钟设计学院:课程：小组成员：姓名：学号：指导老师：日期:一、选择课题数字电子钟二、选题意义和技术指标及设计要求1、数字电子钟设计的意义：数字电子时钟早已成为人们生活中不可缺少的必需品，广泛用于个人家庭及车站、码头、剧院和办公室等公共场所，给人们的生活、工作、学习以及娱乐带来了极大的方便。
由于数字集成电路技术的发展使数字钟具有走时准确、性能稳定、携带方便等优点。
而且它还用于计时、自动报时及自动控制等各个领域。
数字电子时钟是采用数字电路实现对时、分、秒数字显示的计时装置，数字钟的精度、稳定度远远的超过老式的机械钟表，并且与机械时钟相比具有更高的准确性和直观性，因此具有更广泛的应用。
2、数字电子钟的设计要求1）数字电子钟的最基本计时功能要保证正常计时；2）数字电子钟需要有校时部分以防止走时不准，能做到快速调整时间；3）数字电子钟需要有整点报时功能以提醒整点时间的到来；4）尽量设计电路时要做到简洁人性化，尽量避免复杂的操作。
3、数字电子钟设计的目的1）熟练掌握我们半年来所学习的数字电子技术基础知识；2）通过设计电路，提高对各种集成电路芯片的认识与理解程度；3）熟悉逻辑电路的特点；4）学会熟练使用电路仿真软件如Multisim的使用；5）提高查找电路故障的能力，培养科学严谨的学习习惯。
4、数字电子钟的技术指标1）设计信号发生器并产生1HZ频率的时钟脉冲信号；2）使用7段数码管实现精准的“时”、“分”、“秒”显示计时；3）以24小时为一个循环计数周期；4）具有手动校时功能，可以随时调整时间防止时间走时不准。
三、电路设计原理分析1、整体设计方案数字电子钟是一种时许组合逻辑电路。
原理图如下：该系统由信号发生器、计数器、译码器、显示数码管等几部分组成。
该系统的工作过程是：信号发生器产生稳定的脉冲信号，输出的信号频率为1HZ，作为数字电子钟的基准信号。
数字电子钟逻辑电路设计
数字电子钟逻辑电路设计数字电子钟是一种应用广泛的数字化产品，它不仅方便准确地显示时间，还具备功能丰富、外观美观等优点。
本文将介绍数字电子钟的逻辑电路设计，包括时钟信号输入模块、计数模块、显示模块以及设置功能模块等方面。
一、时钟信号输入模块时钟信号输入模块是数字电子钟的核心模块之一，它负责提供准确的时钟信号供其他模块使用。
在设计时钟信号输入模块时，我们可以采用晶振作为时钟源，通过将晶振输出的脉冲信号进行适当的处理，得到精确的时钟信号。
具体而言，我们可以通过使用频率分频电路，将晶振输出的高频脉冲信号分频成我们需要的低频时钟信号。
这样能够降低电路的复杂度，提高系统的稳定性和可靠性。
二、计数模块计数模块是实现数字电子钟时间计数功能的核心模块。
在设计计数模块时，我们可以采用分秒计数和时分计数两种方式。
对于分秒计数，我们可以使用两个计数器分别表示分钟和秒钟，当秒钟计数到59时，分钟计数器加1，同时秒钟计数器清零，从而实现分秒的连续计数。
对于时分计数，我们可以使用两个计数器分别表示小时和分钟，同样采用类似的逻辑实现。
当分钟计数到59时，小时计数器加1，同时分钟计数器清零，从而实现时分的连续计数。
三、显示模块显示模块是数字电子钟的重要组成部分，它负责将计数模块得到的时间信息以合适的形式显示出来。
在设计显示模块时，我们可以采用数码管来显示时间信息。
数码管是一种方便实用的数字显示元件，它可根据控制信号显示0至9的数字。
我们可以通过将计数器输出的二进制信号转换为对应的数码管控制信号，从而实现时间的数字显示。
四、设置功能模块设置功能模块是数字电子钟的附加功能之一，它可以实现时间的设置和调整。
在设计设置功能模块时，我们可以引入按钮和开关等输入元件，通过对输入元件状态的检测和判断，实现时间的设置和调整。
具体而言，我们可以设计一个按钮矩阵用于选择要设置的时间单位（例如时、分、秒），再通过加减按钮来实现时间数值的单步增减操作。
数字电子时钟设计报告
通信工程《专业基础课程设计》研究报告数字钟的设计学生姓名：学生学号：指导教师：所在学院：专业班级：中国·大庆2011 年 6 月数字电子时钟摘要：数字电子时钟设计的电路主要由主体电路与扩展电路组成，采用集成块控制设计，使集成块控制数码管显示时、分、秒，当秒计数计满60时就向分进位，分计数器计满60后向时计数器进位，小时计数器按‘23翻0’规律计数。
时、分、秒的计数结果经过数据处理可直接送显示器显示。
当计时发生误差的时候可以用校时电路进行校正。
数字电子时钟优先编码电路、译码电路将输入的信号在显示器上输出；用控制电路和调节开关对LED显示的时间进行调节，以上两部分组成主体电路。
通过译码电路将秒脉冲产生的信号在报警电路上实现整点报时功能等，构成扩展电路。
经过布线、焊接、调试等工作后数字电子时钟成形。
关键字：数字电子时钟电路振荡电路报警电路一、功能介绍1）数字电子时钟最主要是LED数码管显示功能，以24小时为一个周期，显示时间时、分、秒。
2）具有校时功能，可以分别对时、分、秒进行单独校时，使其校正到标准时间。
3）计时过程具有整点报时功能，当时间到达整点前10秒进行蜂鸣报时，以两秒一响‘嘟’提醒，一直持续到整点，共响5声停止。
4）振荡电路提供秒脉冲，保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
5）具有直流电源电路，可直接输入220V交流电压。
二、设计思路本设计包括：显示电路、电源电路、报警电路、振荡电路(1)显示电路计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用CD4511作为显示译码电路，选用LED数码管作为显示单元电路。
一个CD4511和一个LED数码管连接成一个CD4511驱动电路，数码管可从0---9显示，以次来检查数码管的好坏。
如图2；CD4511是一个用于驱动共阴极 LED数码管显示器的 BCD 码—七段码译码器。
数字电子钟逻辑电路设计
数字电子钟逻辑电路设计
数字电子钟的逻辑电路设计包括以下步骤：
1. 时钟信号产生器设计：时钟信号产生器是整个数字电子钟的核心部分，它能够产生一个精确的方波信号，用于控制电子时钟的计时。
时钟信号产生器的设计可以使用基本的RC或LC
谐振电路，也可以使用晶体振荡器电路。
2. 计时器设计：数字电子钟需要计时器来记录时间。
计时器一般由两个计数器构成，分别用于计时小时和分钟。
计时器的设计可以使用74系列逻辑门或计数器芯片，例如CD4017。
3. 显示器设计：数字电子钟需要显示器来显示时间。
显示器可以采用数码管或液晶显示屏两种形式。
如果使用数码管，则需要使用BCD到七段数码管转换器芯片；如果使用液晶显示屏，则需要使用驱动芯片来控制液晶显示。
4. 声音效果设计：数字电子钟可以加入报时的声音效果。
声音效果可以使用蜂鸣器或喇叭来实现，需要使用驱动芯片来控制。
5. 电源和外围接口设计：数字电子钟需要电源供电，也需要与外围设备进行通信。
因此，电源和外围接口的设计也是数字电子钟的重要组成部分。
以上就是数字电子钟的逻辑电路设计的基本步骤，通过这些步骤可以实现一个稳定、精确的数字电子钟。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
学号***********本科毕业设计学院物理电子工程学院专业电子信息工程年级2010级姓名冯从俊设计题目数字电子钟电路设计指导教师周胜海职称副教授2014 年 5 月 13 日目录摘要 (1)Abstract (1)引言 (1)1 设计要求 (1)2 总体设计方案 (2)3 单元电路设计 (2)3.1振荡器 (2)3.2分频器 (3)3.3计数器 (3)3.4校时电路 (7)3.5译码与显示电路 (8)3.6定时控制电路 (8)3.7正点报时电路 (9)4 装调与测试 (10)5 结论与讨论 (11)参考文献 (12)附录 (13)数字电子钟电路设计学生姓名：冯从俊学号：20105042033学院：物理电子工程学院专业：电子信息工程指导教师：周胜海职称：副教授摘要：本文提出了一种基于常用数字芯片的数字钟设计方法。
它由时钟源、分频器、计数器、译码器、数码管、校时电路等单元构成。
测试结果表明，该设计可实现数字钟的基本功能和若干扩展功能。
数字钟表较传统钟表有很多优点，因而得到越来越广泛的应用。
关键词：振荡器；分频器；计数器；译码器Design of Digital Electronic Clock Circuit Abstract: The design scheme of a digital clock with common digital ICs was presented. The digital clock is mainly composed of a clock pulse generator, three frequency dividers, five counters, six decoders, and six LED nixie lights. Digital clocks are becoming more and more common due to their advantages over conventional clocks. Test results illustrated that it can realize the primary functions and some additional functions of a digital clock.Key words: oscillator; frequency divider; counter; decoder引言数字电子钟在我们的日常生活中有很多应用，比如说，我们在商场，超市，以及家庭里面随处可见，它成为我们日常生活中的必需品。
数字电路的发展越来越迅速，并且得到了广泛应用，使得数字钟的精度、应用超过老式钟表，而且大大地扩展了钟表原先的报时功能。
可以说，数字钟及其应用，已经占据了我们生活的方方面面，有着非常现实的意义。
1 设计要求（1）能够计时准确，以数字形式显示时、分、秒的时间；（2）小时的计时要求为“12翻1”，分和秒的计时要求为60进位；（3）校时方便。
2 总体设计方案图1为数字电子钟的总体框图，它由振荡器、分频器、计数器、译码器、数码显示器等单元构成。
显示、译码、计数电路是完成电子钟的基本钟表显示，进位功能。
脉冲电路是产生1Hz的秒脉冲。
图1 数字钟基本功能组成框图图1所示的框图能够实现数字电子钟的基本显示功能。
另外，还可以扩展电路，从而实现数字电子钟的定时控制、整点报时等扩展功能。
数字钟的基本工作原理：由振荡器产生高频脉冲，高频脉冲信号经过分频器分频，产生接近1Hz的秒脉冲，脉冲信号经过计数器计时，在经过译码器在显示器上显示出来，这就是数字钟最基本的工作原理，而扩展电路一定在主体电路正常运行的情况下才能进行功能扩展[1]。
3 单元电路设计3.1 振荡器可以说，振荡器是数字电子钟最重要的部分，是数字钟的灵魂。
其稳定度和频率的精确度决定了数字钟计时的准确度。
一般来说，振荡器的频率越高，计数精度越高。
本设计采用由集成电路定时器555与RC组成的多谐振荡器[2]。
通过对电阻的选择和调节，将初始的调振荡频率为1kHz。
电路图如图2所示。
C40.1u fC30.01ufVCCR65.1kR42k1122334455667788JP7555R510k3.2 分频器分频器的功能有两个：一产生标准秒脉冲信号；二提供功能扩展电路所需要的信号。
选用计数器74LS90可以实现上述要求。
每片74LS90为1/10分频，3片级联即可获得所需要的信号，第1片Q 3端输出频率为100Hz ，第2片Q 3端输出频率为10Hz ，第3片Q 3端输出频率为1Hz [3]。
电路如图3所示。
1122334455667711223344556677889910101111121213131414U1774LS9011223344556677889910101111121213131414U1874LS9011223344556677889910101111121213131414U1974LS90C20.01ufVCCR33.3k 123J101VCCVCCVCC图2 555振荡器而时计数器是一个“12翻1”的特殊进制计数器，即当数字钟运行到12时59分59秒时，秒的个位计数器在输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律。
选用74LS191和74LS74实现此功能[4]。
数字钟的计数电路是用两个六十进制计数电路和“12翻1”计数电路实现的。
计数电路是数字钟的基础，只有在计数电路调试成功的前提下，才能够进行经行下一步的设计工作，而由于本设计级联较多，故在计数电路调试的过程中会比较麻烦。
可以将分和秒计数器调试成功后，再单独对时计数器进行调制，由于设计电路在数字试验箱上进行，故调试部分相对来说较为简单[5]。
1、60进制计数器74LS92作为十位计数器，在电路中采用六进制计数；74LS90作为个位计数器在电路中采用十进制计数。
当74LS90的14脚接振荡电路的输出脉冲1Hz 时74LS90开始工作，它计时到10时向十位计数器74LS92进位[6]。
下面将对电路中所用的主要集成元件的功能进行介绍。
① 异步计数器74LS90所谓异步计数器，是指计数器内各触发器的时钟信号不是来自于同一外接输入时钟信号，因而各触发器不是同时翻转。
这种计数器的计数速度慢。
74LS90是二—五—十进制计数器，它有两个时钟输入端0CP 和1CP 。
其中，0CP 和0Q 组成一位二进制计数器；1CP 和123Q Q Q 组成五进制计数器；若将0Q 与1CP 相连接，时钟脉冲从0CP 输入，则构成8421BCD 码十进制计数器[7]。
74LS90有两个清零端MR 1、MR 2，两个置9端MS 1、MS 2，74LS90的引脚图如图5。
在本设计中，它将主要用做十分频器和十进制计数器。
图4 六十进制计数器图5 74LS90引脚图②异步计数器74LS9274LS92是二—六—十二进制计数器，即CP和Q组成二进制计数器，1CP和123QQQ在74LS92中为六进制计数器。
当1CP和Q相连，时钟脉冲从CP输入，74LS92构成十二进制计数器[8]。
74LS92的引脚图如图6。
在本设计中，它做为六进制计数器。
D/U'5Q3Q12Q26Q37D39D21D11CLK14D15LD'11CT'474LS191CLR11CLK13Q15D1274LS74A0A3A2A1A0（1）“12翻1”小时计数器是按照“01-02-03-04-05-06-07-08-09-10-11-12-01”规律计数的，其电路如图7所示。
（2）电路的工作原理由表1可知：个位计数器由4位二进制同步可逆计数器74LS191构成，十位计数器由双D 触发器74LS74构成，将它们组成“12翻1”小时计数器[8]。
由表可知，计数器的状态要发生两次跳跃：一是计数到12后，在第13个计数脉冲作用下个位计数器的状态应为0001Q Q Q Q 00010203=，十位计数器的0Q 10=。
第二次跳跃的十位清“0”和个位置“1”的输出端10Q 、01Q 、00Q 来产生[9]。
；二是计数器计到9，即个位计数器的状态为1001Q Q Q Q 00010203=后，在下一计数脉冲的作用下计数器进入暂态1010，利用暂态的两个1即0103Q Q 使个位异步置0，同时向十位计数器进位使1Q 10=。
表1 “12翻1”小时计时时序下面将对该电路中所用的主要集成元件的功能进行介绍。
①D 触发器74LS74在电路中用到了D 触发器74LS74。
74LS74是一个边沿触发器数字电路器件，每个器件中包含两个相同的、相互独立的边沿触发D 触发器电路。
74LS74这个集成块是一个双D 触发器，其功能比较多，可用作寄存器，振荡器，分频计数器等。
在该设计中74LS74做为数字钟的小时部分的十位，可以与计数器74LS191一块儿满足“12翻1”功能[10]，其引脚图如图8所示。
图8 74LS74引脚图②计数器74LS19174LS191 是一个单时钟 4 位同步加/减可逆计数器，是BCD 码十六进制计数器。
在该实验中，它可以做为小时部分的个位，其引脚图如图9。
D11Q12Q03CT'4D/U'5Q26Q37GND8D39D210LD'11MAX/MIN12RCO'13CLK 14D015VCC 1674LS191AR?OPAMP2CLR11D12CLK13PR14Q15Q1'6GND 7Q2'8Q29PR210CLK211D212CLR213VCC 1474LS74需要注意的是，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，接电容C1、C2可以缓解抖动。
必要时还应将其改为去抖动开关电路。
表2校时开关的功能3.5 译码与显示电路译码和数码显示电路是将数字钟和计时状态直观清晰的放映出来，被人们的视觉器官所接受，它的任务就是将计数器输出的8421BCD码译成数码器显示所需要的高低电平。
本设计借助于数字试验箱，由于条件限制，故秒的个位和十位用发光二极管代替[12]。
3.6 定时控制电路数字钟在指定的时刻发出信号，或驱动音响电路“闹时”；或对某装置的电源进行接通或断开“控制”。
不管是闹时还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求[13]。
例：要求上午7时59分发出闹时信号，持续时间为1分钟。
设计的电路图如图11所示。