基于FPGA的频率测试仪设计
基于FPGA的数字频率计设计
基于FPGA的数字频率计设计摘要数字频率计是一种常用的电子测量仪器，在工程领域中广泛应用。
与传统的模拟频率计相比，数字频率计具有精度高、响应快、体积小等优点，在现代电子技术领域中广泛应用。
本文将介绍如何使用FPGA设计数字频率计，并通过示例演示FPGA的应用。
介绍数字频率计是一种将输入信号的频率转换成计数信号输出的电子工具，它可以测量频率、周期和时间间隔等参数。
频率计通常采用数字进制计数方式，其测量精度取决于计数器的精度和时钟频率。
在电子电路测试、无线通信、音频、视频等领域中，数字频率计起着至关重要的作用。
FPGA（Field Programmable Gate Array）是一种具有灵活性、可编程性和高速性的逻辑芯片，适用于数字电路的设计和实现。
与ASIC（Application-Specific Integrated Circuit）相比，FPGA具有短设计周期、可重构、低成本等特点。
在数字系统中，FPGA作为计数器的电子部件，使得数字频率计的设计变得更加灵活和简便。
FPGA数字频率计设计系统框图FPGA数字频率计的系统框图如下：FPGA数字频率计系统框图FPGA数字频率计系统框图如图所示，FPGA数字频率计的输入端连接到待测信号，经过放大和滤波处理后送入计数器中进行计数，计数器输出的计数值存储在FPGA的存储器中并进行处理，最终形成数字频率读数并显示在数码管上。
输入端FPGA数字频率计的输入端通常使用低噪声前置放大器和有限带宽滤波器的组合，以保证待测信号的准确度和稳定性。
实际设计中应根据待测信号的具体情况选择合适的放大系数和滤波器参数。
计数器数字频率计的计数器是FPGA实现的核心部件。
计数器根据输入端计数触发信号进行计数，并将计数器输出的计数值存储在FPGA的存储器中。
计数器的计数值越大，频率读数的分辨率就越高。
在FPGA中，计数器可以采用累加计数器或移位寄存器计算，具体实现取决于设计者的需求和性能要求。
(完整版)基于FPGA的等精度频率计的设计与实现毕业设计
第一章课题研究概述1.1课题研究的目的和意义在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。
测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。
目前常用的测频方案有三种：方案一：完全按定义式Ｆ＝ＮＴ进行测量。
被测信号Ｆx经放大整形形成时标ГX，晶振经分频形成时基TR。
用时基TR开闸门，累计时标ГX 的个数，则有公式可得Ｆx=1ГX=NTR。
此方案为传统的测频方案，其测量精度将随被测信号频率的下降而降低。
方案二：对被信号的周期进行测量，再利用Ｆ＝１Ｔ（频率＝１周期）可得频率。
测周期时，晶振ＦR经分频形成时标ГX，被测信号经放在整形形成时基TＸ控制闸门。
闸门输出的计数脉冲Ｎ＝ГXTR，则TX=NГX。
但当被测信号的周期较短时，会使精度大大下降。
方案三：等精度测频，按定义式Ｆ＝ＮＴ进行测量，但闸门时间随被测信号的频率变化而变化。
如图１所示，被测信号Ｆx经放大整形形成时标ГX，将时标ГX经编程处理后形成时基TR。
用时基TR开闸门，累计时标ГX的个数，则有公式可得Ｆx=1ГX=NTR。
此方案闸门时间随被测信号的频率变化而变化，其测量精度将不会随着被测信号频率的下降而降。
本次实验设计中采用的是第三种测频方案。
等精度频率计是数字电路中的一个典型应用，其总体设计方案有两种：方案一：采用数字逻辑电路制作，用IC拼凑焊接实现。
其特点是直接用现成的IC组合而成，简单方便，但由于使用的器件较多，连线复杂，体积大，功耗大，焊点和线路较多将使成品稳定度与精确度大打折扣，而且会产生比较大的延时，造成测量误差、可靠性差。
方案二：采用可编程逻辑器件（CPLD）制作。
随着现场可编程门阵列FPGA的广泛应用，以EDA工具作为开发手段，运用VHDL等硬件描述语言语言，将使整个系统大大简化，提高了系统的整体性能和可靠性。
毕业论文基于fpga的频率计设计说明书
设计一台基于PC机的简易数字频率计软、硬件，信号为：矩形波、正弦波、三角波，信号峰幅范围：1mV-10V，精度：级，频率范围：愈宽愈好！目录第一章总体方案设计 (3)背景与概述 (3)频率计主要指标 (3)测量方法设计 (3)第二章硬件部分信号调理设计 (7)信号调理流程设计 (7)信号调理部分各个模块设计 (7)第三章软件部分频率测量设计 (11)分频模块设计 (11)计数模块设计 (12)控制模块设计 (13)频率测量软件整体设计 (14)FPGA控制LCD显示 (16)第四章串口传输及上位机软件设计 (17)串口传输设计 (17)上位机软件设计 (18)第五章设计总结 (20)设计总结 (20)附录1：部分模块Verilog代码 (21)附录2：上位机软件主要C#代码 (28)第一章总体方案设计背景与概述数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。
它是一种用十进制数字，显示被测信号频率的数字测量仪器。
它的基本功能是测量正弦信号，方波信号以及其他各种单位时间内变化的物理量。
在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精度高，显示直观，所以经常要用到数字频率计。
在传统的电子测量仪器中，示波器在进行频率测量时测量精度较低，误差较大。
频谱仪可以准确的测量频率并显示被测信号的频谱，但测量速度较慢，无法实时快速的跟踪捕捉到被测信号频率的变化。
正是由于频率计能够快速准确的捕捉到被测信号频率的变化，因此，频率计拥有非常广泛的应用范围。
在传统的生产制造企业中，频率计被广泛的应用在产线的生产测试中。
频率计能够快速的捕捉到晶体振荡器输出频率的变化，用户通过使用频率计能够迅速的发现有故障的晶振产品，确保产品质量。
在计量实验室中，频率计被用来对各种电子测量设备的本地振荡器进行校准。
在无线通讯测试中，频率计既可以被用来对无线通讯基站的主时钟进行校准，还可以被用来对无线电台的跳频信号和频率调制信号进行分析。
基于FPGA多功能频率计的设计_毕业设计论文
基于FPGA的多功能频率计的设计目录摘要 (3)Abstract (4)第一章绪论 (5)1.1 研究背景及意义 (5)1.2 论文的研究内容及结构安排 (5)第二章频率测量原理概述 (7)2.1 开发平台及FPGA/CPLD简介 (7)2.1.1 Quartus II简介 (7)2.1.2 FPGA/CPLD简介 (7)2.2 数字频率计工作原理概述 (8)2.3 测频方法及误差分析 (10)2.3.1 常用测频方案 (10)2.3.2 等精度测频原理 (11)2.3.3 误差分析 (12)2.4 本章小结 (13)第三章等精度频率计的系统设计与功能仿真 (14)3.1 系统的总体设计 (14)3.2 信号源模块 (16)3.2.1 预分频 (16)3.2.2 分频模块 (17)3.3 按键控制模块 (19)3.4 测频控制信号模块 (20)3.5 锁存器 (21)3.6 计数器模块 (22)3.7 周期模块 (23)3.8 显示模块 (26)3.8.1 数据选择器 (26)3.8.2 数码管显示驱动 (26)3.9 本章小结 (27)第四章总体设计验证 (28)第五章总结与展望 (29)致谢 (30)参考文献 (32)附录文献翻译 (33)英文文献1 (33)英文文献2 (37)译文1 频率调制 (39)译文2 振幅键控 (43)摘要数字频率计是一种基本的测量仪器。
本设计根据等精度的测量原理进行设计，克服了传统的频率计的测量精度随被测信号频率的变动而改变的缺点。
等精度的测量方法在具有较高测量精度的同时，在整个频率区域保持有恒定的测试精度。
本文论述了利用FPGA/CPLD进行频率测量技术，设计了一个8位数字显示的等精度频率计。
它采用Verilog/VHDL硬件描述语言编写程序，在Quartus II软件开发集成环境下进行仿真，包括设计输入、编译、软件仿真、下载和硬件仿真等全过程。
软件设计模块分为被测信号、频率测量、周期测量、数码管显示共四个模块。
基于 fpga 的数字频率计的设计与实现
基于 FPGA 的数字频率计的设计与实现随着现代科技的不断发展，我们对数字信号处理的需求也越来越高。
数字频率计作为一种用来测量信号频率的仪器，在许多领域有着广泛的应用，包括无线通信、雷达系统、声音处理等。
在这些应用中，精确、高速的频率测量常常是至关重要的。
而基于 FPGA 的数字频率计正是利用了 FPGA 高速并行处理的特点，能够实现高速、精确的频率计算，因此受到了广泛关注。
本文将从设计思路、硬件实现和软件调试三个方面，对基于 FPGA 的数字频率计的设计与实现进行详细讲解。
一、设计思路1.1 频率计原理数字频率计的基本原理是通过对信号进行数字化，然后用计数器来记录单位时间内信号的周期数，最后根据计数器的数值和单位时间来计算信号的频率。
在 FPGA 中，可以通过硬件逻辑来实现这一过程，从而实现高速的频率计算。
1.2 FPGA 的优势FPGA 作为一种可编程逻辑器件，具有并行处理能力强、时钟频率高、资源丰富等优点。
这些特点使得 FPGA 在数字频率计的实现中具有天然的优势，能够实现高速、精确的频率测量。
1.3 设计方案在设计数字频率计时，可以采用过采样的方法，即对输入信号进行过取样，得到更高精度的测量结果。
还可以结合 PLL 锁相环等技术，对输入信号进行同步、滤波处理，提高频率测量的准确性和稳定性。
二、硬件实现2.1 信号采集在 FPGA 中，通常采用外部 ADC 转换芯片来对输入信号进行模数转换。
通过合理的采样率和分辨率设置，可以保证对输入信号进行精确的数字化处理。
2.2 计数器设计频率计最关键的部分就是计数器的设计。
在 FPGA 中，可以利用计数器模块对输入信号进行计数，并将计数结果送入逻辑单元进行进一步的处理。
2.3 频率计算通过对计数结果进行适当的处理和归一化，可以得到最终的信号频率。
在这一过程中，需要注意处理溢出、误差校正等问题，以保证频率测量的准确性和稳定性。
三、软件调试3.1 FPGA 开发环境在进行基于 FPGA 的数字频率计设计时，可以选择常见的开发工具，例如 Xilinx Vivado 或 Quartus II 等。
基于FPGA的等精度频率计的设计
基于FPGA的等精度频率计的设计随着科学技术的发展，频率计作为一种重要的测量仪器，在许多领域都得到了广泛的应用。
而基于FPGA的等精度频率计以其高速、高精度等特点，成为了当今科研和工程实践中的重要工具。
FPGA（Field Programmable Gate Array）是一种可编程的现场逻辑门阵列，具有高度可靠性、可编程性和高性能的特点。
在设计基于FPGA的等精度频率计时，我们可以利用FPGA的计数器、控制器和输入输出端口等资源来实现频率测量功能。
首先，我们需要设计一个数值控制计数器，用于计数输入信号的脉冲数。
这个计数器可以是一个简单的二进制计数器，也可以是一个分频器。
在设计计数器时，需要考虑输入信号的频率范围、计数器的位宽和计数器的溢出处理等问题。
通过控制计数器的计数周期，我们可以实现不同精度的频率测量。
其次，我们需要设计一个定时器，用于测量计数器计数的时间。
定时器可以利用FPGA内部的时钟资源来实现，通过控制定时器的计时周期和测量精度，我们可以得出频率计算的结果。
为了提高测量精度，我们可以使用多级定时器进行测量，并通过加权平均等方法来处理测量结果。
然后，我们需要设计一个参数配置模块，用于设置频率计的参数。
通过参数配置模块，用户可以设置计数器的位宽、定时器的计时周期和测量精度等参数，从而灵活地适应不同的测量需求。
最后，我们需要设计一个显示模块，用于显示频率计算结果。
通过显示模块，用户可以直观地了解输入信号的频率和测量精度。
显示模块可以利用FPGA内部的LED显示灯、LCD显示屏或者数码管等硬件资源来实现。
除了基本的频率计功能，我们还可以考虑一些增强功能的设计。
例如，可以添加一个触发器，用于检测输入信号的上升沿或下降沿，并通过触发器的输出信号来控制频率计的启动和停止。
此外，还可以添加一个存储器，用于记录多次测量结果，并通过数据接口将结果传输给上位机或其他设备。
总结起来，基于FPGA的等精度频率计的设计需要充分利用FPGA的计数器、控制器和输入输出端口等资源，通过设计数值控制计数器、定时器、参数配置模块和显示模块等功能模块，实现高速、高精度的频率测量。
基于FPGA的高精度频率计设计实验报告.doc
基于FPGA的高精度频率计设计实验一.实验目的1.熟悉数字存储示波器基本工作原理。
2.掌握硬件测频和测周的基本原理。
3.掌握在现有综合实践平台上开发DSO硬件频率U•模块的方案及流程。
二.实验内容1.结合数据采集、存储和触发模块的FPGA代码，理解DSO的基本工作原理。
2.编写FPGA代码完善DSO的频率计模块，实现高精度测频和测周功能。
三.预备知识1.了解综合实践平台硬件结构。
2.熟悉Xilinx ISE Design Suite 13.2开发环境使用方法。
3.熟悉Verilog HDL硬件描述语言的语法及运用。
四.实验设备与工具硬件：测试技术与嵌入式系统综合实践平台，PC机Pentium 100以上，XILINX USB调试下载器。
软件：PC机Win XP操作系统，Xilinx ISE Design Suite 13.2 开发环境五.实验步骤1.打开工程文件SYPT_FPGA.xise2.打开freq_measure.v和period_measure.v文件，先根据定义好的模块端口输入输山信号，结合测频和测周的原理，在提示添加代码处补充代码：a.测频模块(freq_measure.v)测频模块的基本功能是测量闸门吋间内被测信号的脉冲个数。
实现过程如下：(1)由标准时钟计数产生一个预设闸门信号，然后用被测信号同步预设闸门信号产生实际闸门信号；要求:预设闸门时间可根据用户选择信号(select_parameter)在50ms、100ms、Is、10s屮切换。
具体代码如下阁//select gate value: CNT_GATA_VALUEalways @(posedge clkin)begincase (select_parauceter [1:0])2*b00: CNT_GATA_VALUE = 500000; //gate 50ms2*b01: CNT:GATA:VALUE = 1000000; //gate 100ms2*bl0: CNT:GATA:VALUE = 10000000; //gate Is2^11: CNT:GATA:VALUE = 100000000; //gate 10sendcaseend(2)标准时钟和被测信号在实际闸门内计数。
基于FPGA的频率特性测试仪的设计
基于FPGA的频率特性测试仪的设计
摘要：为设计一款便携式频率特性测试仪，该系统以大规模可缡程逻辑器件为实现载体，采用了基于FPGA 体系结构的集成化设计方案，以VHDL 为设计语言，设计了包含扫频信号源、测幅、测相及显示等电路，系统经峰值检测和相位检测分别完成了被测网络的幅频和相频特性测量及曲线显示，经调试功能上能满足大部分系统要求，对RC 串并联电路进行测量误差为0．4％；该系统具有探作简单、成本低廉、性能稳定等特点，具有较强的实用价值与发展前景。
关键词：频率特性；现场可编程门阵列；直接数字频率合成DDS；正弦信号在电子测量中，经常需要对电路网络的阻抗特性和传输特性进行测量，其中传输特性包括增益和衰减特性、幅频特性、相频特性等。
用来测量这些特性的仪器称为频率特性测试仪，简称扫频仪。
目前市场上频率特性测试仪有模拟式和数字式两种，它们都存在体积大、价格贵、操作复杂的缺点，在实际应用中用户很难接受。
本文采用了现场可编程门阵列(FPGA)及外围测量电路设计了一种简易便携式的频率特性测试仪，其性能上能满足大部分系统要求的频率响应特性的测量，具有较高的实用价值。
1 系统总体设计本系统以FPGA 以核心，由扫频信号源、测幅电路、测相电路、有效值检测、整形电路、LCD 触摸屏等模块构成。
系统总体结构框图如图1 所示。
系统工作时，由扫频信号源输出频率可步进的正弦信号作为被测网络的输入信号，信号经过被测网络一路送到有效值检测电路中进行幅值检测，该幅度值与与扫频信号源输出信号的幅值进行比较，得到该点的幅频响应；另一路信号送到整形电路限幅整形后送至FPGA 内部的测相电路进行相位差的测量，将相位差与信号的整个周期进行比较，就可以得到该点的相频响应。
基于fpga的数字频率计设计
基于FPGA的数字频率计设计随着科学技术的不断进步，数字电子技术在各个领域都得到了广泛的应用。
其中，FPGA（现场可编程门阵列）作为一种灵活、可编程、可重构的数字电路设备，具有较高的性能和灵活性，被广泛应用于数字信号处理、通信、图像处理等各个领域。
本篇文章将介绍基于FPGA的数字频率计设计。
一、概述数字频率计是一种用于测量信号频率的设备，可以方便快速地获取信号的频率信息。
传统的数字频率计通常采用微处理器或专用集成电路来实现，但是这些方案在某些应用场景下存在着局限性。
使用FPGA来设计数字频率计，既可以充分利用FPGA的灵活性和并行性，又可以实现高性能和低功耗的设计。
二、基于FPGA的数字频率计设计原理基于FPGA的数字频率计主要通过计数器和时钟信号来实现。
其设计原理可以分为以下几个步骤：1. 时钟信号同步：通过FPGA内部的PLL（锁相环）模块，可以实现时钟信号的同步和稳定。
2. 信号输入：将待测信号输入FPGA，可以通过外部接口或模拟输入模块实现。
3. 计数器设计：利用FPGA内部的计数器模块，对输入信号进行计数，从而获取信号的频率信息。
4. 频率计算：根据计数器的计数值和时钟信号的周期，可以计算出输入信号的频率信息。
三、基于FPGA的数字频率计设计实现基于上述原理，可以利用FPGA内部的逻辑资源，设计出一个高性能的数字频率计。
具体实现步骤如下：1. 确定输入信号的接口：选择适合的输入接口，可以是数字信号接口、模拟信号接口或者通用IO口。
2. 设计计数器模块：根据待测信号的频率范围和精度要求，设计合适的计数器模块，可以结合FPGA的时钟管理模块实现高精度计数。
3. 编写频率计算算法：根据计数器得到的计数值和时钟信号的周期，设计频率计算算法，可以采用移位运算、累加运算等实现高效的频率计算。
4. 实现显示与输出：设计合适的显示模块和输出接口，将测得的频率信息在显示屏或者外部设备上进行输出。
四、基于FPGA的数字频率计设计应用基于FPGA的数字频率计设计可以广泛应用于各种领域，如通信、测控、仪器仪表等。
基于FPGA的频率测试仪设计
1 引言频率特性是一个网络性能最直观的反映。
频率特性测试仪用于测量网络的幅频特性和相频特性，是根据扫频法的测量原理设计，是一种快速、简便、实时、动态、多参数、直观的测量仪器，可广泛应用于电子工程等领域。
由于模拟式扫频仪价格昂贵，不能直接得到相频特性，更不能打印网络的频率响应曲线，给使用带来诸多不便。
为此，设计了低频段数字式频率特性测试仪。
该测试仪采用数字直接频率合成技术专用的集成电路AD985l产生扫频信号，以单片机和FPGA为控制核心,通过A/D和D／A转换器等接口电路，实现扫频信号频率的步进调整、数字显示及被测网络幅频特性与相频特性的数显等。
该系统成本低廉，扫频范围较宽(10 Hz～1MHz)，可方便地与打印机连接，实现频率特性曲线的打印。
2 多功能计数器设计方案2．1 幅频和相频特性测量方案方案1：利用公式H(s)=R(s)/E(s)，以冲击函数为激励，则输出信号的拉氏变换与系统函数相等。
但是产生性能很好的冲击函数比较困难，需要对采集的数据做FFT变换，需要占用大量的硬件和软件资源，且精度也受到限制。
方案2：扫频测试法。
当系统在正弦信号的激励下，稳态时，响应信号与输入激励信号频率相同，其幅值比即为该频率的幅频响应值，而两者的相位差即为相频特性值。
采用频率逐点步进的测试方法。
无需对信号进行时域与频域的变换计算，通过对模拟量的测量与计算完成，且精度较高。
综上所述，选择方案2。
2．2 扫描信号产生方案方案1：采用单片函数发生器。
其频率可由外围电路控制。
产生的信号频率稳定度低，抗干扰能力差，灵活性差。
方案2：采用数字锁相环频率合成技术。
但锁相环本身是一个惰性环节，频率转换时间长，整个测试仪的反应速度就会很慢,而且带宽不高。
方案3：采用数字直接频率合成技术(DDFS)。
以单片机和FPGA为控制核心,通过相位累加器的输出寻址波形存储器中的数据,以产生固定频率的正弦信号。
该方案实现简单，频率稳定，抗干扰能力强。
基于FPGA的等精度频率计的设计
基于FPGA的等精度频率计的设计一、引言频率计是一种广泛应用于电子领域的仪器设备，用于测量信号的频率。
常见的频率计有软件频率计和硬件频率计两种。
软件频率计主要基于计算机软件，通过采集到的信号数据来计算频率。
硬件频率计则是基于专用的硬件电路，直接对信号进行采样和处理，具有实时性强、准确度高的优点。
本文将基于FPGA设计一种等精度频率计，旨在实现高精度、高稳定性的频率测量。
二、设计原理本设计采用基于FPGA的硬件频率计方案，其主要原理是通过对输入信号的时间计数，并结合固定参考值，计算出信号的频率。
具体流程如下：1.信号输入：将待测量的信号输入至FPGA芯片，输入信号的幅度应符合输入电平范围。
2.信号计数：利用FPGA芯片内部的计数器，对输入信号进行计数，并记录计数器的数值。
计数器的值与输入信号的频率成反比，即计数器值越大，信号频率越低。
3.定时器触发：通过定时器产生一个固定的参考信号，用于触发计数器的复位操作。
定时器的频率应足够高，以保证计数器能够实时精确计数。
4.数据处理：计数器值与定时器触发的时间周期共同决定了输入信号的频率。
通过计算参考值与计数器值的比例，可以得到准确的频率值。
5.结果输出：将计算得到的频率值输出至显示屏或其他外部设备，以便用户进行查看。
三、设计方案1.FPGA选型：选择一款适合频率计设计的FPGA芯片，要求其具有较高的计数能力、较大的存储空间和丰富的外设接口。
2.输入电路设计：设计一个合适的输入电路，将待测信号进行电平调整和滤波处理，以确保输入信号的稳定性和合适的幅度范围。
3.计数器设计：利用FPGA内部的计数器模块，进行计数操作。
根据需要选择适当的计数器位宽，以满足待测频率范围的要求。
4.定时器设计：通过FPGA内部的时钟源和计时器模块，设计一个精确的定时器，用于触发计数器的复位操作。
定时器的频率要足够高，以保证计数的准确性。
5.数据处理设计：利用FPGA内部的算数逻辑单元(ALU)对计数器值进行处理，计算得到准确的频率值。
基于FPGA的频率计设计
1引言1.1课题研究背景和意义频率不管是在学习工作或是在工业生产中经常用到的一种物理量，频率也是和电压电流一样很常见的，例如温度、压力、流量、液位、PH值、振动、位移、速度、加速度，乃至各种气体的百分比成分等均用传感器转换成信号频率，然后用数字频率计来测量，以提高精确度。
国际国内通用数字频率计的主要技术参数：足够宽的测量范围。
人们对频率测量的范围的追求是无止境的，在某些特殊的测试场合，要求频率计的测量范围足够宽，随着现代电子技术的发展，特别是高速芯片技术的发展，有些频率计数器能够直接测量。
高精度和高分辨率。
精度是指测量的准确程度，即仪器的读数接近实际信号频率的程度，精度越高测量越准确。
分辨率表明多么小的频率变化可能在仪器上显示出来。
最早的频率计使用纯模拟硬件电路搭建而成，后来发展到由数字硬件电路搭建，再到后来结合可编程器件。
所以频率计可以使用纯硬件实现法，也可以使用纯软件法，亦可使用软硬相结合的实现法。
传统的频率的测量范围，精度受到的限制比较大。
单片机的应用虽然改善了一些不良因素，但是单片机的工作频率也不是很高。
近些年来随着FPGA的发展，这些方面得到了改变。
同以往的可编程器件比较，FPGA的门数范围由几百门到几百万门，FPGA的集成度高，速度快，精度高。
1.2频率计的研究现状与发展趋势从以前的模拟器件设计数字频率计逐步转变为数字芯片设计数字频率计。
这样的转变使得频率计的设计更趋于自动化、智能化。
现在的电子产品主要是采用EDA技术和单片机技术作为核心控制系统，辅以外围电路，制成高端数字化产品。
频率计正是朝着这个方向发展。
在功能上从以前的仅实现单一频率测量扩展到还能测量周期、占空比、脉宽等各种参数指标。
数字技术的不断成熟，使得在一块很小的板子上制作大规模、多功能的电子产品变得非常的容易、方便。
当然，功能的实现是以强大的软件技术做后盾的。
以后的频率计等测量仪器将在编程语言的不断优化下，数字技术的不断完善下实现更多的功能。
基于FPGA的频率特性测试仪的设计
基于FPGA的频率特性测试仪的设计
李鹏
【期刊名称】《电脑知识与技术》
【年(卷),期】2016(012)004
【摘要】该频率特性测试仪主要包括系统控制部分,双路同步DAC部分,被测网络部分,信号采集处理部分,显示部分和电源部分.全系统以FPGA为主体,正交扫频信号源采用双通道高速DA模块实现,可产生两路正交输出的信号,扫频范围及扫频步进值可设置.被测网络由一个RLC串联谐振电路构成.频率特性测试及显示部分使用正交解调原理,将经过被测网络的信号与两路正交信号相乘,经低通滤波后,由单片机ADC采集数据,经单片机处理后在示波器屏上画出幅频特性曲线和相频特性曲线.通过调试和完善完成了题目要求的基本部分和发挥部分,并有自己创新的部分.
【总页数】3页(P218-220)
【作者】李鹏
【作者单位】西藏民族大学电子设计实践实验中心,陕西咸阳712082
【正文语种】中文
【中图分类】TM935
【相关文献】
1.基于FPGA的高频远程频率特性测试仪设计 [J], 崔勇强;陈锟;王晓磊;侯建华
2.基于FPGA和LabVIEW的虚拟频率特性测试仪设计 [J], 郭睿楠;李冶;王义涛
3.基于FPGA的频率特性测试仪的设计 [J], 郭伟然;刘耀;汤勇明
4.基于FPGA的频率特性测试仪的设计 [J], 欧亚军;陈杰
5.基于FPGA与DDS的频率特性测试仪的设计 [J], 张强;崔永俊
因版权原因，仅展示原文概要，查看原文内容请购买。
基于FPGA的等精度频率计设计
基于FPGA的等精度频率计设计摘要频率计是实验室和科研、生产中最常用的测量仪器之一。
本文设计了一种基于FPGA芯片设计的等精度频率计。
对传统的精度测量方法进行了改进，采用SOPC设计技术和基于NIOS II嵌入式软核处理器的系统设计方案，通过在FPGA芯片上配置NIOS II软核处理器进行数据运算处理，利用液晶显示器对测量的频率进行实时显示，可读性好。
整个系统在一片FPGA芯片上实现，系统测量精度高，实时性好，具有灵活的现场可更改性。
本频率测量仪是以Altera公司生产的CycloneII系列EP2C35F672C6器件为核心实现高精度计数功能。
整个电路采用模块化设计，调试制作方便。
经过仿真并下载验证，能够实现等精度测频功能，频率测量范围为1Hz~200MHz。
关键词：等精度，频率计，FPGA，SOPC，NiosIIDesign of Equal Precision Frequency MeterBased on FPGAABSTRACTFrequency meter is one of the most commonly used measuring instruments which can be used in laboratory, scientific research and production . An equal precision frequency meter designed based on FPGA is introduced in this article, which used Very-High-Speed Integrated Circuit Hardware Description Language to implement function module in frequency meter base on traditional frequency measurement. SOPC designing technique and system designing plan based on Nios II soft core CPU are used in the design. It also adopts Nios II soft core CPU as data processing unit, uses LCD 1602 equipment to display frequency in real-time. The whole system is in the implementation of a FPGA chip. So it has a high-precision measurement, real-time and flexible change of scene.The frequency meter is based on CycloneII EP2C35F672C6 Altera device as the core to achieve high-precision counting. Because of the modular design of this circuit, it is facilitate to debug. After the simulation, and downloads the confirmation, can realize equal-precision frequency measurement function. The range of frequency measurement is from 1Hz to 200MHz.KEY WORDS：equal precision measurement, frequency meter, FPGA, SOPC, NiosII目录摘要 (I)ABSTRACT (II)1 绪论 (1)1.1 课题提出的背景 (1)1.2 课题选择意义 (1)2 EDA/SOPC技术简介 (3)2.1 EDA的具体开发流程 (3)2.1.1设计输入 (3)2.1.2综合 (3)2.1.3 适配 (4)2.1.4 仿真 (4)2.1.5 编程下载和硬件测试 (4)2.2 NIOS II IDE简介 (4)2.2.1工程管理器 (5)2.2.2 编辑器和编译器 (6)2.2.3调试器 (6)2.2.4闪存编程器 (7)3 系统方案选择 (8)3.1 频率测量方案选择 (8)3.1.1 直接测频法 (8)3.1.2 间接测频法 (8)3.1.3 等精度测频 (9)3.2 基于单片机的测频方案 (10)3.3 基于FPGA的测频方案 (11)4等精度频率计的单元模块设计 (13)4.1 放大整形模块设计 (13)4.2 标准信号产生模块设计 (14)4.3 FPGA芯片模块设计 (15)4.3.1 D型触发器的设计 (15)4.3.2 计数器的设计 (17)4.3.3 锁存器的设计 (20)4.3.4 NIOS II 软核CPU的配置 (22)IV4.4 LCD液晶显示模块 (25)5 系统综合与测试 (26)5.1等精度计数模块 (26)5.2 系统综合 (27)5.3 软件编写与测试 (28)5.4 系统的扩展 (32)5.4.1 分频器设计 (32)5.4.2 选择器设计 (35)5.5 系统测试 (37)6 总结 (40)致谢 (41)参考文献 (42)基于FPGA的等精度频率计设计 11 绪论1.1 课题提出的背景现代数字系统的设计离不开仪器，比如数字示波器、逻辑分析仪、频谱分析仪、信号发生器、数字频率计等。
基于FPGA的简易数字频率计
基于FPGA的简易数字频率计第一篇：基于FPGA的简易数字频率计EDA 简易数字频计设计性实验 2008112020327 ** 电子信息科学与技术物电电工电子中心2009年5月绘制2008．6．10 湖北师范学院电工电子实验教学省级示范中心电子版实验报告简易数字频率计设计一．任务解析通过对选择题的分析，认为该简易数字频率计应该能达到以下要求：1．准确测出所给的方波信号的频率（1HZ以上的信号）。
2．在显示环节上，应能实现高位清零功能。
3．另外还有一个总的清零按键。
二．方案论证本实验中所做的频率计的原理图如上图所示。
即在一个1HZ时钟信号的控制下，在每个时钟的上升沿将计数器的数据送到缓冲器中保存起来，再送数码管中显示出来。
第2页，共11页湖北师范学院电工电子实验教学省级示范中心电子版实验报告在本实验中，用到过几中不同的方案，主要是在1HZ时钟信号的选择和计数器清零环节上：1．在实验设计过程中，考滤到两种1HZ时钟信号其波形如下图所对于上术的两种波形，可以调整各项参数来产生两种1HZ时钟信号。
最后通过实验的验证发现第二种波形对于控制缓冲器获得数据和控制计数器清零更易实现。
并且，用第二种波形做为时钟信号，可以在很短的高电平时间内对计数器清零，在低电平时间内让计数器计数，从面提高测量的精度。
而用第一种波形则不易实现这个过程。
2．在计数器的清零过程中，也有两个方案，分别是能通过缓冲器反回一个清零信号，另一个是在时钟的控制下进行清零。
最终通过实验发现，用时钟进行清零更易实现。
因为如果用缓冲器反回一个清零信号，有一个清零信号归位问题，即当缓冲器反回一个低电平清零信号时，计数器实现清零，但不好控制让缓器冲的清零信号又回到高电平，否则计数器就一直处于清零状态面不能正常计数了。
三．实验步骤通过上分析后，实验分为以下几步：1．1HZ时钟信号的产生（产生该信号的模块如下）：module ones(clk,clkout);input clk;output clkout;parameter parameter N=24000000;n=24;第3页，共11页湖北师范学院电工电子实验教学省级示范中心电子版实验报告reg [n:0]cnt;reg clkout;always @(posedge clk)begin if(cnt==N)else end endmodule begin cnt=0;clkout=1;clkout=0;endend begin cnt=cnt+1;最终产生的信号的波形：2．计数模块。
毕业设计(论文)-基于FPGA的数字频率计的设计
摘要在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得十分重要。
数字频率计是数字电路中的典型应用，是电子测量与仪表技术最基础的电子仪器之一，是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。
与传统的频率计相比，数字频率计具有精度高、测量范围大、可靠性好等优点。
是频率测量的重要手段之一。
该论文研究基于FPGA的数字频率计的设计，在QuartusII环境中，运用VHDL语言完成数字频率计的设计，并对设计进行综合、编译、仿真。
通过仿真分析，证明该频率计测量结果的正确性。
本文的主要介绍了数字频率计的基本内容和重要性，并对数字频率计的国内外研究现状进行了总结；数字频率计设计开发环境，并对FPGA、QuartusII、VHDL进行了详细介绍对开发流程详细说明；根据实际需要对数字频率计设计方法、方案进行了可行性比较，并对其实现的功能进行了具体要求，对设计模块进行了划分，并定义了每个模块所实现的功能；用VHDL语言编程，具体实现频率计各个模块的功能, 对数字频率计仿真并验证其功能。
关键词: FPGA；QuartusII；VHDL；频率计AbstractIn electronics,frequency is one of the most basic parameters.And it have a close relationship with many measurement program of electrical parameters and measurement results, so the measurement of frequency is very important.Digital frequency meter is a typical applications in digital circuit,and one of the most basic electronic devices in electronic measurement and instrumentation technology.Digital frequency meter is an indispensable measuring instruments for scientific research and production as computers, communications equipment, audio, video. Compared with the conventional frequency counter,digital frequency meter have a high accuracy, measurement range and a good reliability. It is one of important measure for frequency measurement:The thesis research in design of digital frequency meter,FPGA-based. VHDL language is used to complete the design of digital frequency meter in QuartusII,and completed thesis with composited, compiled, simulated. Through simulation and analysis, The results show that the accuracy of measure for the frequency. This article mainly introduces the importance and basic content of digital frequency meter, and current research is summarized .the main tasks and content of this design are summarized.Design and development environment of digital frequency meter are introduced.FPGA, QuartusII and VHDL are described in detail.According to the actual needs of the digital frequency meter, design method and design program are compared to achieve the functions of their specific requirements, and defines the functions of each module to achieve the function.Keywords : FPGA，QuartusII ，VHDL，digital frequency met目录摘要 (I)Abstract (II)第1章绪论 (1)1.1 课题背景与意义 (1)1.2 课题目的 (1)1.3 技术指标 (1)第2章FPGA开发相关知识简介 (3)2.1 FPGA的介绍 (3)2.2 FPGA开发环境 (4)软件开发环境——Quartus II的介绍 (4)软件仿真环境——Modelsim的介绍 (5)2.3 硬件描述语言——Verilog HDL (6)2.4 FPGA开发流程 (8)本章小结 (11)第3章频率计的设计方案 (12)3.1 系统的总体设计 (12)3.1.1 设计思路 (12)频率计的基本原理 (12)3.2 数字频率计原理方框图 (13)本章小结 (13)第4章频率计的实现 (14)4.1 时钟信号分频模块的设计 (14)4.2 测频控制信号发生模块的设计 (15)4.3 十进制计数模块的设计 (16)4.4 八位十进制计数模块的设计 (18)4.5 三十二位锁存器模块的设计 (20)4.6 顶层模块的设计 (20)本章小结 (23)结论 (24)致谢 (25)参考文献 (26)附录1 译文 (27)附录2 英文参考资料 (30)第1章绪论1.1 课题背景与意义在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，频率的测量就显得尤为重要，而频率计的研究工作更具有重大的科研意义。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1 引言
频率特性是一个网络性能最直观的反映。
频率特性测试仪用于测量网络的幅频特性和相频特性，是根据扫频法的测量原理设计，是一种快速、简便、实时、动态、多参数、直观的测量仪器，可广泛应用于电子工程等领域。
由于模拟式扫频仪价格昂贵，不能直接得到相频特性，更不能打印网络的频率响应曲线，给使用带来诸多不便。
为此，设计了低频段数字式频率特性测试仪。
该测试仪采用数字直接频率合成技术专用的集成电路AD985l产生扫频信号，以单片机和FPGA为控制核心,通过A/D和D／A转换器等接口电路，实现扫频信号频率的步进调整、数字显示及被测网络幅频特性与相频特性的数显等。
该系统成本低廉，扫频范围较宽(10 Hz～1MHz)，可方便地与打印机连接，实现频率特性曲线的打印。
2 多功能计数器设计方案
2．1 幅频和相频特性测量方案
方案1：利用公式H(s)=R(s)/E(s)，以冲击函数为激励，则输出信号的拉氏变换与系统函数相等。
但是产生性能很好的冲击函数比较困难，需要对采集的数据做FFT变换，需要占用大量的硬件和软件资源，且精度也受到限制。
方案2：扫频测试法。
当系统在正弦信号的激励下，稳态时，响应信号与输入激励信号频率相同，其幅值比即为该频率的幅频响应值，而两者的相位差即为相频特性值。
采用频率逐点步进的测试方法。
无需对信号进行时域与频域的变换计算，通过对模拟量的测量与计算完成，且精度较高。
综上所述，选择方案2。
2．2 扫描信号产生方案
方案1：采用单片函数发生器。
其频率可由外围电路控制。
产生的信号频率稳定度低，抗干扰能力差，灵活性差。
方案2：采用数字锁相环频率合成技术。
但锁相环本身是一个惰性环节，频率转换时间长，整个测试仪的反应速度就会很慢,而且带宽不高。
方案3：采用数字直接频率合成技术(DDFS)。
以单片机和FPGA为控制核心,通过相位累加器的输出寻址波形存储器中的数据,以产生固定频率的正弦信号。
该方案实现简单，频率稳定，抗干扰能力强。
综上分析，采用方案3。
2．3 幅度检测方案
方案1：采用二极管峰值检测电路。
但是二极管的导通压降会带来较大误差，小信号测量精度不高，而且模拟电路易受到外部的影响，稳定性不高。
方案2：采用真有效值检测器件。
该方法电路简单，精度高，稳定性高。
综上所述，采用方案2。
2．4 相位检测方案
方案1：相位电压转换法。
采用低通滤波法和积分法。
低通滤波法的滤波环节和精度不高；积分法精度较高，但是对积分电路和放电回路的要求很高。
方案2：计数法。
两路信号经整形异或后，所得的脉冲占空比能反映相位差的大小，由此测得其相位差。
采用多周期同步计数法，可使量化误差大大减小，精度很高。
综上所述，选取方案2。
3 系统总体设计
该系统以单片机和FPGA为控制核心，用DDFS技术产生频率扫描信号，采用真有效值检测器件AD637测量信号幅度。
在FPGA中，采用高频脉冲计数的方法测量相位差，经过单片机运算，可得到100 Hz～100 kHz中任意频率的幅频特性和相频特性数据，实现在该频段的自动扫描，并在示波器上同时显示幅频和相频特性曲线。
用键盘控制系统实现各种功能，并且在LCD同步显示相应的功能和数据，人机交互界面友好。
图1给出系统总体设计框图。
4 理论分析与计算
4．1 扫频测试法理论依据
设频率响应为H(jω)的实系数线性时，不变系统在信号x(n)_Acos(ω0n+f)激励下的稳态输出为y(n)。
利用三角恒等式，可将输入表示为2个复指数函数之和：
图片看不清楚？请点击这里查看原图（大图）。
因此，输出信号和输入信号是频率相同的正弦波，仅有两点不同：第一，振幅被|H(ejω)|加权，即网络系统在ω=ω0的幅度函数值；第二，输出信号相对于输入信号有一个数量为q(ω0)的相位时延，即网络系统在ω=ω0的相位值。
4．2 DDS信号源
根据DDFS原理所产生的波形频率为：
式中fclk为基准频率，M为相位增量因子，N为累加器的位数。
M取22,N取24。
为得到100 kHz的信号，而且在每个周期希望取到32个以上点，则累加器输出后级D／A转换需要至少3．2 MHz的速度，于是选取建立时间为30 ns、10位的DA C900，不仅满足了对D／A转换速度的要求，而且具有10位数据线，减少了D／A转换中固有的量化误差。
fclk取40MHz，频率的最小步进：
4．3 相位差测量
设INl和IN2为两路具有相位差经整形后得到的方波信号，Gate2为INl和IN2经过异或后得到的脉冲信号，Fo为FPGA内部的标准高频脉冲信号，取40MHz。
将IN 2八分频，结合单片机控制，可得到一个动态门控信号Gatel。
动态门控与脉冲信号相“与”，可得到门限内的有限个脉冲信号Gate2。
Gate1中含有IN2的4个周期，Gate2
含有8个异或脉冲。
其中分别对clk进行计数，分别得到计数值M和N。
根据公式
精确地测得相位差绝对值。
其时序如图2所示。
由于对高频脉冲计数可能存在±1的误差：
图片看不清楚？请点击这里查看原图（大图）。
在F=100kHz时，Mmin≈1600，则δmax(△ψ)≈0.9°
FPGA内部生成一个D触发器，以INl为触发器的数据输入，IN2为触发器的时钟输入，若触发器输出端为高电平，则△ψ>O°；若输出端为低电平，则△ψ<0°。
5 主要功能电路
5．1 有效值检测模块
采用高精度、高带宽的真有效值检测器件AD637。
输出直流约有0．1 V的波纹．对小信号的测量存在很大误差。
系统有效值检测模块后接一级截止频率为10 Hz的低通滤波器，滤除直流信号的波纹。
即使在最小的有效值，检测几乎没有误差。
如图3所示。
图片看不清楚？请点击这里查看原图（大图）。
5．2 示波器显示模块
为了在示波器上显示曲线，需要通过2个D／A转换器向X、Y轴同步送入扫描信号和数据信号。
选用DAC0800作为数模转换器，由于扫描信号为0～5 V的锯齿波信号，而数据信号为一5~5 V，扫描信号和数据信号的D／A转换器分别采用单极性和双极性接法。
图4给出DAC0800双极性接法电路，单极性接法只将R1短路即可。
图片看不清楚？请点击这里查看原图（大图）。
6 系统软件设计
系统软件部分由单片机和FPGA组成，单片机主要完成人机交互部分的处理和系统的控制，FPGA主要完成测相和RAM的实现。
整个软件系统的设计中模块化思想贯穿始终，采用菜单选择所用功能。
图5为程序流程图。
图片看不清楚？请点击这里查看原图（大图）。
7 结语
频率特性测试仪的幅度特性测试的频率范围达100 Hz～100 kHz，频率稳定度10-6，测量精度5％，能在全频范围和特定频率范围内自动步进测量，可手动预置测量范围及步进频率值。
相频特性测试的频率范围500 Hz～lO kHz，相位值显示3位，以1位作为符号位，测量精度为l°，并能用示波器显示幅频特性和相频特性曲线。
该系统操作简单，测量精度很高，具有可行性和实用性，其成品经优化包装具有良好市场。
来源：国外电子元器件作者：伍玉夏新凡责编：豆豆技术应用。