异步二进制加法计数器
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
74LS175真值表
课外查资料：了解集成寄存器74LS373与 74LS374。
4
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本
6.1.2 移人位删寄除。存器
移位寄存器的5种输入输出方式： （a）串行输入/右移/串行输出
0
0
0
1
0
1
2
1
0
3
1
1
4（再循 0 环）
0
计数脉 Q1 Q0 冲
0
00
1
01
2
10
3（再 0 循环）
0
25
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
异步3进制加计数器电路如下
计数到
1 11的瞬
0
间就清
零
1
26
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
0
0
0
0
0
0
0
10
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
（c）第2个CP脉冲之后
0
00
（d）第3个CP脉冲之后
0
11
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
（e）第4个CP脉冲之后
1010
12
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
例6-1 对于图6-4所示移位寄存器，画出下图所示输入 数据和时钟脉冲波形情况下各触发器输出端的波形。 设寄存器的初始状态全为0。
13
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
2. 集成电路移位寄存器 常用集成电路移位寄存器为74LS194，其逻辑符号和 引脚图如图所示。
2.异步n位二进制计数器
其构成具有一定的规律：
(a)异步n位二进制计数器由n个触发器组成，每个触发器均 接成T′触发器。
(b)各个触发器之间采用级联方式，其连接形式由计数方式 （加或减）和触发器的边沿触发方式（上升沿或下降沿） 共同决定 。
连接规律 加法计数 减法计数
T＇触发器的触发沿
上升沿
下降沿
CPi Qi1 CPi Qi1
1. 异步2位二进制加计数器
21
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本
工作原理分析
人删除。
22
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
异步2位二进制减计数器
23
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
8
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
1.串行输入/串行输出/并行输出移位寄存器： 下图所示为边沿D触发器组成的4位串行输入/串行 输出移位寄存器。
串行输入1010
9
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
（a）寄存器清零
CPi Qi1 CPi Qi1
例子
24
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本
6.2.2 异步非二人进删除制。计数器
1.异步3进制加计数器
异步3进制加计数器以异步2位二进制加计数器为基础 构成。
要实现这一点，必须使用带异步清零端的触发器。
计数脉冲 Q1
Q0
18
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
能够对输入脉冲个数进行计数的电路称为计数器。 一般将待计数的脉冲作为CP脉冲。
电路结构： 触发器＋门电路。
N个触发器可表示N位二进制数。
19
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
（b）串行输入/左移/串行输出
5
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
（c）并行输入/串行输出
（d）串行输入/并行输出
6
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
（e）并行输入/并行输出
7
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本
6.1 寄存人器删除与。移位寄存器
主要内容：
▪ 触发器构成的寄存器 ▪集成寄存器74LS374/ 74HC374/ 74HCT374 ▪ 移位寄存器的五种输入输出方式 ▪ 触发器构成的移位寄存器 ▪ 4位集成移位寄存器74LS194 ▪ 移位寄存器的应用举例
加法计数器
二进制计数器 减法计数器 可逆计数器 加法计数器
同步计数器 十进制计数器 减法计数器
可逆计数器
计
数
N进制计数器
·
器
·
二进制计数器
·
异步计数器 十进制计数器
·
N进制计数器
· ·
20
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本
6.2.1 异步n位人删二除。进制计数器
1
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本
6.1.1 人寄删存除。器
在数字电路中，用来存放二进制数据或代码的
电路称为寄存器 。
1
0
1
0
1
0
1
上述寄存器的寄存时间？
0
2
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
集成寄存器74LS请勿模仿；如有不当之处，请联系网站或本 人删除。
15
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
例6-2 利用两片集成移位寄存器74LS194扩展成一 个8位移位寄存器。
16
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
例6-3由集成移位寄存器74LS194和非门组成的脉冲分 配器电路如图所示，试画出在CP脉冲作用下移位寄 存器各输出端的波形。
17
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本
6.2 异步人删N除进。制计数器
主要内容：
▪ 异步n位二进制加、减计数器电路 ▪ 异步n位二进制计数器电路的构成方法 ▪ 异步3进制加计数器电路 ▪ 异步6进制加计数器电路 ▪ 异步非二进制计数器电路的构成方法
异步3进制加计数器输出波形：
27
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
74LS175真值表
课外查资料：了解集成寄存器74LS373与 74LS374。
4
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本
6.1.2 移人位删寄除。存器
移位寄存器的5种输入输出方式： （a）串行输入/右移/串行输出
0
0
0
1
0
1
2
1
0
3
1
1
4（再循 0 环）
0
计数脉 Q1 Q0 冲
0
00
1
01
2
10
3（再 0 循环）
0
25
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
异步3进制加计数器电路如下
计数到
1 11的瞬
0
间就清
零
1
26
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
0
0
0
0
0
0
0
10
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
（c）第2个CP脉冲之后
0
00
（d）第3个CP脉冲之后
0
11
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
（e）第4个CP脉冲之后
1010
12
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
例6-1 对于图6-4所示移位寄存器，画出下图所示输入 数据和时钟脉冲波形情况下各触发器输出端的波形。 设寄存器的初始状态全为0。
13
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
2. 集成电路移位寄存器 常用集成电路移位寄存器为74LS194，其逻辑符号和 引脚图如图所示。
2.异步n位二进制计数器
其构成具有一定的规律：
(a)异步n位二进制计数器由n个触发器组成，每个触发器均 接成T′触发器。
(b)各个触发器之间采用级联方式，其连接形式由计数方式 （加或减）和触发器的边沿触发方式（上升沿或下降沿） 共同决定 。
连接规律 加法计数 减法计数
T＇触发器的触发沿
上升沿
下降沿
CPi Qi1 CPi Qi1
1. 异步2位二进制加计数器
21
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本
工作原理分析
人删除。
22
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
异步2位二进制减计数器
23
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
8
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
1.串行输入/串行输出/并行输出移位寄存器： 下图所示为边沿D触发器组成的4位串行输入/串行 输出移位寄存器。
串行输入1010
9
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
（a）寄存器清零
CPi Qi1 CPi Qi1
例子
24
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本
6.2.2 异步非二人进删除制。计数器
1.异步3进制加计数器
异步3进制加计数器以异步2位二进制加计数器为基础 构成。
要实现这一点，必须使用带异步清零端的触发器。
计数脉冲 Q1
Q0
18
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
能够对输入脉冲个数进行计数的电路称为计数器。 一般将待计数的脉冲作为CP脉冲。
电路结构： 触发器＋门电路。
N个触发器可表示N位二进制数。
19
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
（b）串行输入/左移/串行输出
5
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
（c）并行输入/串行输出
（d）串行输入/并行输出
6
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
（e）并行输入/并行输出
7
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本
6.1 寄存人器删除与。移位寄存器
主要内容：
▪ 触发器构成的寄存器 ▪集成寄存器74LS374/ 74HC374/ 74HCT374 ▪ 移位寄存器的五种输入输出方式 ▪ 触发器构成的移位寄存器 ▪ 4位集成移位寄存器74LS194 ▪ 移位寄存器的应用举例
加法计数器
二进制计数器 减法计数器 可逆计数器 加法计数器
同步计数器 十进制计数器 减法计数器
可逆计数器
计
数
N进制计数器
·
器
·
二进制计数器
·
异步计数器 十进制计数器
·
N进制计数器
· ·
20
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本
6.2.1 异步n位人删二除。进制计数器
1
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本
6.1.1 人寄删存除。器
在数字电路中，用来存放二进制数据或代码的
电路称为寄存器 。
1
0
1
0
1
0
1
上述寄存器的寄存时间？
0
2
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
集成寄存器74LS请勿模仿；如有不当之处，请联系网站或本 人删除。
15
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
例6-2 利用两片集成移位寄存器74LS194扩展成一 个8位移位寄存器。
16
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
例6-3由集成移位寄存器74LS194和非门组成的脉冲分 配器电路如图所示，试画出在CP脉冲作用下移位寄 存器各输出端的波形。
17
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本
6.2 异步人删N除进。制计数器
主要内容：
▪ 异步n位二进制加、减计数器电路 ▪ 异步n位二进制计数器电路的构成方法 ▪ 异步3进制加计数器电路 ▪ 异步6进制加计数器电路 ▪ 异步非二进制计数器电路的构成方法
异步3进制加计数器输出波形：
27
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。