简易数字频率计设计

天津大学
电子技术课程设计
简易数字频率计设计
—基于GW48-CK实验开发系统
学校：天津大学
学院:自动化学院电气工程机器自动化
时间：2010年 1月 1日
作者：吴亮（电气三班）
学号：3007203256
一系统概述
数字频率计是直接用十进制数字显示出被测信号频率的一种仪器，被测信号可以是正弦信号、方波信号、尖脉冲信号。

除此之外，配以适当的传感器，还可以对许多物理量进行测量，如振动速度、转动速度等。

因此，数字频率计是应用范围广泛的测量装置。

数字频率计的基本原理就是测量单位时间内脉冲信号的个数，即，
其中，f 是被测信号的频率，N是计数器累加的脉冲个数，T是测量时间。

本实验要求设计一个简易的频率计，实现对标准的方波信号进行频率测量，并把测量的结果送到6 位的数码管显示，所要求测量范围是1Hz~999999Hz。

整个设计的基本原理就是对1 秒钟之内输入的方波进行计数，把所得数据保存在计数器里，经过译码器处理之后，然后送往数码管显示。

这里采用的方案是在采样时钟的上升沿开始计数，然后在下一个上升沿把计数器里的数据送往数码管，并且把计数器清零，让其重新计数。

整个方案的实现主要分为四个模块：时钟分频控制(control)模块、计数器模块(counter)、锁存器模块（save）译码器模块(display)、。

整体框图如图1.1 所示。

最终试验整体电路图：
分为如下几个模块：控制电路control，计数模块count10，锁存模块save，译码显示，display 输入信号：时钟基准信号ip（8Hz），待测信号fry，人工复位 manclr 保持信号 keep
图1.2 试验最终整体图
二模块电路设计
一，时钟控制模块
时钟分频控制(control)模块主要是为了对各个模块提供一定频率的时钟信号，例如计数器和译码器里要用到8Hz的时钟信号，扫描输出模块要用到0.5Hz的方波信号，就是由时钟分频模块提供的。

整个控制信号分为五个。

一：使能计数信号（en）,频率为0.5Hz的方波，高电平时计数。

二：锁存信号（lock），在计数完成时，将计数结果送入锁存器，频率为0.5Hz，上升波沿时将计数结果送入锁存器。

三: 清零信号（clr），锁存完毕时，在下一个计数信号来临时将计数器清零。

四：复位信号（manclr）,人工控制清零，一般时刻为高电平，清零时为低电平。

五：保持信号（keep），保持当前结果不变，停止计数和清零。

波形仿真如下图：
实现电路如下，输入的基准信号为一8Hz的方波，可以从
系统直接获得。

分频时使用了7493 TTL （可二/八分频二进制
计数器）8Hz信号从IP输入，从QA,QB,QC,QD分别可以得到4Hz，
2Hz，1Hz，0.5Hz的信号。

其中0.5Hz的可以直接用来做使能信号en，
在将1Hz和0.5Hz信号与非之后即为锁存信号lock，
最后把7493 TTL 和74154（ TTL 4线—16线译码器）接到一起，接出合适的两个线路7，8，再接上一个触发器，即可得到清零脉冲。

详细电路如下：
二，计数模块
我采用的方法是先编一个十进制（counter10）计数器，
如图所示，其中，CP 为计数输入端；OP为进位输出端，计
数器每计到十就产生一个脉冲；Q[4..1] 是以BCD 码的形式
输出的输出端(已经简化为总线形式)。

另外，还有清零CLR
输入，当清零输入（CLR 下降沿）时，所有输出全部清零；
而EN 为时钟输入信号，它是一个0.5Hz 秒的方波信号，只
有它为高电平时才会计数。

有了这样一个十进制计数器，我们就可以把6 个这样的十进制计数器级连在一起，构成了1000000 进制的计数器，具体的做法是将低位的进位输出(OP)与相邻高位的计数输入(CP)相连，这样计数值就以十进制的形式保存下来。

其中每一位的十进制都是以BCD 码的形式保存的。

它的详细电路如上图，使用了一个十进制计数器74160，采用的是异步计数的方式。

仿真波形如下图：
三，锁存模块
锁存器的作用是将计数器在1s 结束时所计得的数进行锁存，使显示器上能稳定地显示此时计数器的值。

如图所示，1s 计数时问结束时，逻辑控制电路发出锁存信号lock ，将此时计数器的值送入锁存器。

选用8位锁存器74L273可以完成上述功能。

当时锁
存信号lock 的正跳变来到时，锁存器的输出等于输入，从而将计数器的输出值送到锁存器的输出端。

高电平结束后，无论D 为何值，输出端的状态仍保持原来的状态不变。

所以在计数期问内，计数器的输出不会送到译码显示器。

详细电路如下图：
四，译码显示模块
译码器(display)模块就是把计数器中的各个BCD
码转换为共阴数码管的输出码。

在计数器模块中，虽然
各位（个位、十位、百位……）都是以十进制保存的，但
那都是BCD 码，不能直接送到七段数码管，而需要一个
转换，这在编程上是很容易实现的。

与计数器模块相类似，
译码器也需要先编一个BCD-数码管（display）的模块，
然后再调用各个模块构成具有6个BCD 输入和相应的6 个数码管输出的大模块。

这里的6 个BCD 输入端是为了与计数器的6 个输出端直接相连。

这样，频率值就转换为数码管的输出码形式了。

详细电路如下，其中RBO,RBI是消隐接线，消隐时才需要连接。

三实验结果及扩展设计
试验总电路图已经在前面给出，仿真波形如下，其中fry测试的是频率为16Hz的方波，测试结果准确无误。

扩展电路和附加设计
一，频率显示1s，“0”状态显示2s
这个功能的实现主要是改变控制电路，使能计时信号需要改成高电平1秒，低电平2秒。

为了实现这个功能，我将1Hz的信号3分频，由于1不能被3整除，必然会出现一秒高两秒低的情况，即为我需要的信号
实现电路如下图。

使用一个74164 （八位串行入/并行输出移位寄存器）做3分频器，ip输入为1Hz的信号，即可从QA端得到所需的计时信号en，其他的信号同样可以得到。

它的仿真波形如下图：
二，“消隐”功能
为了实现消隐功能，需要在电路中加入译码器，并接入RBO,RBI引脚。

即可实现消隐，电路图如下：
四实验总结
一、设计任务完成情况
通过为期三天的课程设计，完成了本次设计的技术指标。

刚开始设计的时候，由于控制电路这部分比较难搞定，所以在设计电路的时候，就首先把控制电路做好了，后面的事情就简单多了。

在调测的过程中，做一秒显示，两秒零时有一点误差，估计是尖脉冲的问题，其他的测量频率时，得到的测量结果为理论值。

二、心得体会
本次实验使我体会到了理论和实际之间是有差别的，我很早就在电脑上做好了仿真，但是一到真正做的时候就是不出结果，发生过引脚锁定出错，清零信号没控制好，模式接错等等诸多错误，在实习的过程中发现了以前学的数字电路的知识掌握的不牢。

同时在设计的过程中，遇到了一些以前没有见到过的元件，但是通过查找资料来学习这些元件的功能和使用。

制作过程是一个考验人耐心的过程，不能有丝毫的急躁，马虎，对电路的调试要一步一步来，不能急躁，否则根本无法找到错误，更不说排除错误了。

五参考文献
《数字电子计数基础教程》天津大学出版社，2006
《MAX+PLUS2 操作指南》EDA教学辅导讲义3
《ALTERA 可编程逻辑器件应用技术》科学出版社，2004。