半导体制造工艺流程

第四次光刻—N+发射区扩散孔
• 集电极和N型电阻的接触孔,以及外延层的反偏孔。 • Al—N-Si 欧姆接触：ND≥1019cm-3，
P P+
N+-BL
N+
P+ NP-epi
P+
N+-BL
P-SUB
SiO2
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—扩散
N+-BL
P-SUB
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—蒸铝
CMOS工艺集成电路
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 1。光刻I---阱区光刻，刻出阱区注入孔
SiO2
N-Si
N-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
SiO2 P+
AL
N+ N-epi
P-SUB
Al P+
主要制程介绍
矽晶圓材料（Wafer）
圓晶是制作矽半導體IC所用之矽晶片，狀似圓 形，故稱晶圓。材料是「矽」， IC （Integrated Circuit）厂用的矽晶片即 為矽晶體，因為整片的矽晶片是單一完整的晶 體，故又稱為單晶體。但在整體固態晶體內， 眾多小晶體的方向不相，則為复晶體（或多晶 體）。生成單晶體或多晶體与晶體生長時的溫 度，速率与雜質都有關系。
SiO2
P+ N-epi P+ N-epi P+
N+-BL
N+-BL
P-SUB
涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—P+扩散(B)
第三次光刻—P型基区扩散孔
决定NPN管的基区扩散位置范围 SiO2
P
P
P+
P+ N-epi P+
N+-BL
N+-BL
P-SUB
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—基区扩散(B)
二、晶圆针测制程
• 经过Wafer Fab之制程後，晶圆上即形成 一格格的小格 ，我们称之为晶方或是晶粒 （Die），在一般情形下，同一片晶圆上 皆制作相同的晶片，但是也有可能在同一 片晶圆 上制作不同规格的产品；这些晶圆 必须通过晶片允收测试，晶粒将会一一经 过针测（Probe）仪器以测试其电气特性， 而不合格的的晶粒将会被标上记号（Ink Dot），此程序即 称之为晶圆针测制程 （Wafer Probe）。然後晶圆将依晶粒 为单位分割成一粒粒独立的晶粒
低的静态功耗、宽的电源电压范围、宽的输出电压幅 度（无阈值损失），具有高速度、高密度潜力；可与 TTL电路兼容。电流驱动能力低
半导体制造环境要求
• 主要污染源：微尘颗粒、中金属离子、有 机物残留物和钠离子等轻金属例子。
• 超净间：洁净等级主要由 微尘颗粒数/m3
0.1um I级 35 10 级 350 100级 NA 1000级 NA
现在主要应用技术:等离子体刻蚀
常见湿法蚀 刻 技 术
腐蚀液
被腐蚀物
H3PO4(85%):HNO3(65%):CH3COOH(100%):H2 Al O:NH4F(40%）=76：3：15：5：0.01
• 後段（Back End） 构装（Packaging）、 测试制程（Initial Test and Final Test）
一、晶圆处理制程
• 晶圆处理制程之主要工作为在矽晶圆上制作电路与 电子元件（如电晶体、电容体、逻辑闸等），为上 述各制程中所需技术最复杂且资金投入最多的过程 ， 以微处理器（Microprocessor）为例，其所需处理 步骤可达数百道，而其所需加工机台先进且昂贵， 动辄数千万一台，其所需制造环境为为一温度、湿 度与 含尘（Particle）均需控制的无尘室（CleanRoom），虽然详细的处理程序是随著产品种类与所 使用的技术有关；不过其基本处理步骤通常是晶圆 先经过适 当的清洗（Cleaning）之後，接著进行氧 化（Oxidation）及沈积，最後进行微影、蚀刻及离 子植入等反覆步骤，以完成晶圆上电路的加工与制 作。
曝光方式:紫外线、X射线、电子束、极紫外
蝕刻技Βιβλιοθήκη Baidu（Etching Technology）
蝕刻技術（Etching Technology）是將材料使用化學 反應物理撞擊作用而移除的技術。可以分為:
濕蝕刻（wet etching）:濕蝕刻所使用的是化學溶液， 在經過化學反應之後達到蝕刻的目的.
乾蝕刻（dry etching）:乾蝕刻則是利用一种電漿蝕 刻（plasma etching）。電漿蝕刻中蝕刻的作用， 可能是電漿中离子撞擊晶片表面所產生的物理作用， 或者是電漿中活性自由基（Radical）与晶片表面 原子間的化學反應，甚至也可能是以上兩者的复合 作用。
半导体制造工艺流程
半导体相关知识
• 本征材料：纯硅 9-10个9
250000Ω.cm
• N型硅： 掺入V族元素--磷P、砷As、锑
Sb
• P型硅： 掺入 III族元素—镓Ga、硼B
• PN结：
P
-
-
++ + ++
N
半 导体元件制造过程可分为
• 前段（Front End）制程 晶圆处理制程（Wafer Fabrication；简称 Wafer Fab）、 晶圆针测制程（Wafer Probe）；
0.2um 0.3um 7.5 3 75 30 750 300
NA NA
0.5um 1 10 100 1000
5.0um NA NA NA 7
半 导体元件制造过程
前段（Front End）制程---前工序
晶圆处理制程（Wafer Fabrication； 简称 Wafer Fab）
典型的PN结隔离的掺金TTL电路工艺流程
• 7。光Ⅳ---p管场区光刻，p管场区注入， 调节PMOS管的开启电压，生长多晶硅。
B+
P-
N-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 8。光Ⅴ---多晶硅光刻，形成多晶硅栅 及多晶硅电阻
P-
N-Si
多晶硅
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 9。光ⅤI---P+区光刻，P+区注入。形成 PMOS管的源、漏区及P+保护环。
第五次光刻—引线接触孔
•
SiO2
P P+
N+-BL
P N-epi P+ N-epi
N+ P+
N+-BL
P-SUB
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗
第六次光刻—金属化内连线：反刻铝
•
AL
P
P
P+
N-epiP+N-epi
N+ P+SiO2
N+-BL
三、IC构装制程
• IC構裝製程（Packaging）：利用塑膠或 陶瓷包裝晶粒與配線以成積體電路
• 目的：是為了製造出所生產的電路的保護 層，避免電路受到機械性刮傷或是高溫破 壞。
半导体制造工艺分类
MOS型
双极型
PMOS型 NMOS型 CMOS型 饱和型
非饱和型
BiMOS TTL I2L ECL/CML
• 5。光III---N管场区光刻，N管场区注入，以 提高场开启，减少闩锁效应及改善阱的接 触。
B+
光刻胶
P-
N-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 6。光III---N管场区光刻，刻出N管场区注入 孔； N管场区注入。
P-
N-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
一般清洗技术
工艺
清洁源
剥离光刻胶 氧等离子体
容器
清洁效果
平板反应器 刻蚀胶
去聚合物
H2SO4:H2O=6: 1
去自然氧化层 HF:H2O<1:50
旋转甩干
氮气
溶液槽
溶液槽 甩干机
除去有机物
产生无氧表面 无任何残留物
RCA1#(碱性) RCA2#(酸性)
NH4OH:H2O2:H2O =1:1:1.5
B+
P-
N-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 10。光Ⅶ---N管场区光刻，N管场区注 入，形成NMOS的源、漏区及N+保护 环。
As 光刻胶
P-
N-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 11。长PSG（磷硅玻璃）。
N+ N+ P-
P+
N-Si
PSG P+
SiO2
R
N+
R
P+
P
P+
N-epi
P-SUB
集成电路中电阻5
MOS中多晶硅电阻
多晶硅
SiO2
氧化层
Si
其它：MOS管电阻
集成电路中电容1
SiO2 P+
A-
N+E P+-I
N+-BL P-SUB
B+
A-
B+
N P+ Cjs
发射区扩散层—隔离层—隐埋层扩散层PN电容
集成电路中电容2
N+
MOS电容
衬底制备 一次氧化 隐埋层光刻 隐埋层扩散
外延淀积
基区光刻
再氧化
隔离扩散
隔离光刻
基区扩散 再分布及氧化 发射区光刻 背面掺金
热氧化 发射区扩散
铝合金
反刻铝
铝淀积
接触孔光刻 再分布及氧化
淀积钝化层 压焊块光刻
中测
横向晶体管刨面图
B
C E
P+
P N
P
P+
P
PNP
纵向晶体管刨面图
CBE P
N
NPN
N+ C
HCl:H2O2:H2O
=1:1:5
溶液槽 溶液槽
除去表面颗粒
除去重金属粒 子
DI清洗
去离子水
溶液槽
除去清洗溶剂
光学显影
光学显影是在感光胶上经过曝光和显影的程序， 把光罩上的图形转换到感光胶下面的薄膜层 或硅晶上。光学显影主要包含了感光胶涂布、 烘烤、光罩对准、 曝光和显影等程序。
关键技术参数:最小可分辨图形尺寸Lmin(nm) 聚焦深度DOF
• 2。阱区注入及推进，形成阱区
P-
N-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 3。去除SiO2，长薄氧，长Si3N4
Si3N4
P-
N-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 4。光II---有源区光刻
Si3N4
P-
N-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• A 铝栅工艺 • B 硅 栅工艺 • 其他分类 1 、（根据沟道） PMOS、NMOS、
CMOS 2 、（根据负载元件）E/R、E/E、E/D
半导体制造工艺分类
• 三 Bi-CMOS工艺： A 以CMOS工艺为基础 P阱 N阱
B 以双极型工艺为基础
双极型集成电路和MOS集成电路 优缺点
双极型集成电路 中等速度、驱动能力强、模拟精度高、功耗比 较大 CMOS集成电路
半导体制造工艺分类
• 一 双极型IC的基本制造工艺： • A 在元器件间要做电隔离区（PN结隔离、
全介质隔离及PN结介质混合隔离） ECL（不掺金） （非饱和型） 、
TTL/DTL （饱和型） 、STTL （饱和型） B 在元器件间自然隔离
I2L（饱和型）
半导体制造工艺分类
• 二 MOSIC的基本制造工艺： 根据栅工艺分类
外延层淀积
1。VPE（Vaporous phase epitaxy) SiCl4+H2→Si+HCl 2。氧化
气相外延生长硅
Tepi>Xjc+Xmc+TBL-up+tepi-ox
SiO2
N-epi
N+-BL
N+-BL
P-SUB
第二次光刻—P+隔离扩散孔
• 在衬底上形成孤立的外延层岛,实现元件的隔离.
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 12。光刻Ⅷ---引线孔光刻。
N+ N+ P-
P+
N-Si
PSG P+
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 13。光刻Ⅸ---引线孔光刻（反刻AL）。
PSG
N+ N+ P-
P+ P+
N-Si
VDD SP
D
IN
OUT
D
SN
集成电路中电阻1
第一次光刻—N+埋层扩散孔
• 1。减小集电极串联电阻 • 2。减小寄生PNP管的影响
要求： 1。 杂质固浓度大
SiO2
2。高温时在Si中的扩散系数小，
以减小上推
N+-BL
3。 与衬底晶格匹配好，以减小应力
P-SUB
涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—N+扩散(P)
基区扩散电阻
SiO2 P+
R+ P
R-
N-epi N+-BL
VCC AL
N+
P+
P-SUB
集成电路中电阻2
发射区扩散电阻
SiO2
R
P+ N+
N-epi N+-BL
P-SUB
R P+
集成电路中电阻3
基区沟道电阻
SiO2 P+
R
N+
P N-epi
N+-BL
P-SUB
R P+
集成电路中电阻4
外延层电阻
B
E p+
N P
PNP
NPN晶体管刨面图
SiO2
B
N+ E
AL C
P
P+
P+
N-epi
N+-BL
P-SUB
1.衬底选择
P型Si ρ 10Ω.cm 111晶向,偏离 2O~5O
晶圆（晶片） 晶圆（晶片）的生产由砂即（二氧化硅）开始， 经由电弧炉的提炼还原成 冶炼级的硅，再经由 盐酸氯化，产生三氯化硅，经蒸馏纯化后，透 过慢速分 解过程，制成棒状或粒状的「多晶 硅」。一般晶圆制造厂，将多晶硅融解 后，再 利用硅晶种慢慢拉出单晶硅晶棒。一支85公分 长，重76.6公斤的 8寸 硅晶棒，约需 2天半 时间长成。经研磨、抛光、切片后，即成半导 体之原料 晶圆片