半导体工艺技术.pptx
合集下载
《半导体器件与工艺》课件
晶圆制备
切割
将大块单晶硅切割成小片，得到晶圆。
研磨
对晶圆表面进行研磨，以降低表面粗糙度。
抛光
通过化学和机械作用对晶圆表面进行抛光，使其 表面更加光滑。
薄膜沉积
物理气相沉积
通过物理方法将材料气化并沉积在晶圆表面，如真空 蒸发镀膜。
化学气相沉积
通过化学反应将材料沉积在晶圆表面，如金属有机化 学气相沉积。
有巨大的应用潜力。
制程技术进步
纳米尺度加工
随着制程技术的不断进步，半导体器件的特征尺寸不断缩小，目前已进入纳米尺度。纳米 尺度加工技术面临着诸多挑战，如表面效应、量子效应和隧穿效应等，需要不断探索新的 加工方法和材料体系。
异质集成技术
通过将不同材料、结构和工艺集成在同一芯片上，可以实现高性能、多功能和低成本的半 导体器件。异质集成技术需要解决材料之间的界面问题、应力问题和工艺兼容性问题等。
可靠性试验
对芯片进行各种环境条件下的可靠性试验，如温度循环、湿度、振动等。
失效分析
对失效的芯片进行失效分析，找出失效原因，以提高芯片的可靠性。
05 半导体工艺发展趋势与挑 战
新型材料的应用
01
硅基材料
作为传统的半导体材料，硅基材料在集成电路制造中仍占据主导地位。
随着技术的不断发展，硅基材料的纯度、结晶度和性能不断提升，为半
柔性电子技术
柔性电子技术是将电子器件制作在柔性基材上的技术，具有可弯曲、可折叠、可穿戴等优 点。柔性电子技术在智能终端、可穿戴设备、医疗健康等领域具有广泛的应用前景。
可靠性及成品率问题
可靠性问题
随着半导体器件的特征尺寸不断缩小，可靠 性问题日益突出。需要加强可靠性研究，建 立完善的可靠性评价体系，提高半导体器件 的长期稳定性。
第三章半导体制造工艺简介ppt课件
8 常用工艺之五：薄膜制备
❖ 四种薄膜：氧化膜；电介质膜；多晶硅膜； 金属膜
8 常用工艺之五：薄膜制备
❖ （1〕氧化 ❖ SiO2的作用 ❖ 屏蔽杂质、栅氧化层、介质隔离、器件保护和表面
钝化 ❖ SiO2的制备 ❖ 需要高纯度，目前最常用的方法是热氧化法。主要
分为干氧氧化、水汽氧化和湿氧氧化三种。 ❖ 氮化硅的制备 ❖ 主要用作：金属上下层的绝缘层、场氧的屏蔽层、
主要内容
❖ 3.1半导体基础知识 ❖ 3.2 工艺流程 ❖ 3.3 工艺集成
3.2 工艺流程
❖ 1 制造工艺简介 ❖ 2 材料的作用 ❖ 3 工艺流程 ❖ 4 常用工艺之一：外延生长 ❖ 5 常用工艺之二：光刻 ❖ 6 常用工艺之三：刻蚀 ❖ 7 常用工艺之四：掺杂 ❖ 8 常用工艺之五：薄膜制备
扩散和离子注入的对比
离子注入
注入损伤
❖ 注入损伤：带有能量的离子进入半导体衬底， 经过碰撞和损失能量，最后停留下来。
❖ 电子碰撞：电子激发或新的电子空穴对产生 ❖ 原子核碰撞：使原子碰撞，离开晶格，形成
损伤，也称晶格无序
晶格无序
退火
❖ 由于离子注入所造成的损伤区及无序团，使 迁移率和寿命等半导体参数受到严重影响。
❖ 每层版图都有相对应的掩膜版，并对应于不 同的工艺。
4 常用工艺之一：外延生长
❖ 半导体器件通常不是直接做在衬底上的， 而是先在沉底上生长一层外延层，然后将 器件做在外延层上。外延层可以与沉底同 一种材料，也可以不同。
❖ 在双极型集成电路中：可以解决原件间的 隔离；减小集电极串联电阻。
❖ 在CMOS集成电路中：可以有效避免闩锁 效应。
度取决于温度。
3.1半导体基础知识
❖ 关于扩散电阻： ❖ 集成电路中经常见到的扩散电阻其实就是利
半导体制造技术ppt课件
27
28
28
3. 软烘（soft baking） • 因为光刻胶是一种粘稠体，所以涂胶结束后并不能直接进行曝光，必须经过烘焙，使光刻
胶中的溶剂蒸发。烘焙后的光刻胶仍然保持“软”状态。但和晶圆的粘结更加牢固。 • 目的:去除光刻胶中的溶剂。
蒸发溶剂的原因： 1）溶剂吸收光，干扰了曝光中聚合物的化学反应。 2）蒸发溶剂增强光刻胶和晶圆的粘附力。
• 典型的方法：自动检查，“检查工作站”
36
36
气相成底膜处理 1、硅片清洗：硅片沾污影响粘附性—显影和刻蚀中的光刻胶飘移 2、脱水烘焙：200~250度 3、硅片成底膜：提高粘附力 成底膜技术：浸泡、喷雾和气相方法
37
37
第一步:清洗 目的：清除掉晶圆在存储、装载和卸载到片匣过程中吸附到的一些颗粒状污染物。 方法：
参数
纵横比（分辨力） 黏结力 曝光速度 针孔数量 阶梯覆盖度 成本 显影液 光刻胶去除剂
氧化工步 金属工步
正胶
更好 更快
有机溶剂 酸 氯化溶剂化合物
负胶 更高
更少 更好 更高 水溶性溶剂
酸 普通酸溶剂
22
光刻工艺8步骤
23
23
24
24
25
25
1、气相成底膜
目的：增强光刻胶与硅片的粘附性 步骤：
正胶: 晶片上图形与掩膜相同 曝光部分发生降解反应，可溶解 曝光的部分去除
15
15
负胶 Negative Optical resist
• 负胶的光学性能是从可溶解性到不溶解性。 • 负胶在曝光后发生交链作用形成网络结构，在
显影液中很少被溶解，而未被曝光的部分充分 溶解。
16
正胶－Positive Optical Resist ❖ 正胶的光化学性质是从抗溶解到可溶性。 ❖ 正胶曝光后显影时感光的胶层溶解了。 ❖ 现有VLSI工艺都采用正胶
28
28
3. 软烘（soft baking） • 因为光刻胶是一种粘稠体，所以涂胶结束后并不能直接进行曝光，必须经过烘焙，使光刻
胶中的溶剂蒸发。烘焙后的光刻胶仍然保持“软”状态。但和晶圆的粘结更加牢固。 • 目的:去除光刻胶中的溶剂。
蒸发溶剂的原因： 1）溶剂吸收光，干扰了曝光中聚合物的化学反应。 2）蒸发溶剂增强光刻胶和晶圆的粘附力。
• 典型的方法：自动检查，“检查工作站”
36
36
气相成底膜处理 1、硅片清洗：硅片沾污影响粘附性—显影和刻蚀中的光刻胶飘移 2、脱水烘焙：200~250度 3、硅片成底膜：提高粘附力 成底膜技术：浸泡、喷雾和气相方法
37
37
第一步:清洗 目的：清除掉晶圆在存储、装载和卸载到片匣过程中吸附到的一些颗粒状污染物。 方法：
参数
纵横比（分辨力） 黏结力 曝光速度 针孔数量 阶梯覆盖度 成本 显影液 光刻胶去除剂
氧化工步 金属工步
正胶
更好 更快
有机溶剂 酸 氯化溶剂化合物
负胶 更高
更少 更好 更高 水溶性溶剂
酸 普通酸溶剂
22
光刻工艺8步骤
23
23
24
24
25
25
1、气相成底膜
目的：增强光刻胶与硅片的粘附性 步骤：
正胶: 晶片上图形与掩膜相同 曝光部分发生降解反应，可溶解 曝光的部分去除
15
15
负胶 Negative Optical resist
• 负胶的光学性能是从可溶解性到不溶解性。 • 负胶在曝光后发生交链作用形成网络结构，在
显影液中很少被溶解，而未被曝光的部分充分 溶解。
16
正胶－Positive Optical Resist ❖ 正胶的光化学性质是从抗溶解到可溶性。 ❖ 正胶曝光后显影时感光的胶层溶解了。 ❖ 现有VLSI工艺都采用正胶
半导体工艺 ppt课件
半导体器件以 半导体材料为 基本原材料
绝缘体 >109
铝、铜、金 硅、锗、砷化镓 陶瓷、二氧化硅
2. 半导体材料按组分划分
容易形成SiO2 ； Eg大→高温器件； 元素半导体（如：硅Si和锗Ge） 成本低。
化合物半导体（如：砷化镓GaAs 、磷化铟InP）
2018年11月2日 24
二. 半导体材料的基本特性
2018年11月2日
•8
在纯金属不能满足一些重要的电学参数、达不到可靠度 的情况下，IC金属化工艺中采用合金。
硅铝、铝铜、铝硅铜等合金已用于减小峰值、增大电子 迁移率、增强扩散屏蔽，改进附着特性等。或用于形成 特定的肖特基势垒。例如,稍微在Al中多加1wt%的Si 即可使Al导线上的缺陷减至最少，而在Al中加入少量 Cu，则可使电子迁移率提高101000倍； 通过金属之间或与Si的互相掺杂可以增强热稳定性
2018年11月2日 •20
材料系统
材料系统指的是在由一些基本材料，如Si, GaAs或InP制成的衬底上或衬底内，用其 它物质再生成一层或几层材料。 材料系统与掺杂过的材料之间的区别 : 在掺杂材料中, 掺杂原子很少
在材料系统中,外来原子的比率较高
2018年11月2日 •21
半导体材料系统
磷化铟 (InP)
能工作在超高速超高频
三种有源器件: MESFET、HEMT和HBT
广泛应用于光纤通信系统中
2018年11月2日
•18
硅 (Si)
①储量丰富，便宜，占地壳重量25%以上，
SiO2性质很稳定、良好介质，易于热氧化生长；
较大的禁带宽度(1.12eV)，较宽工作温度范围；
绝缘体 >109
铝、铜、金 硅、锗、砷化镓 陶瓷、二氧化硅
2. 半导体材料按组分划分
容易形成SiO2 ； Eg大→高温器件； 元素半导体（如：硅Si和锗Ge） 成本低。
化合物半导体（如：砷化镓GaAs 、磷化铟InP）
2018年11月2日 24
二. 半导体材料的基本特性
2018年11月2日
•8
在纯金属不能满足一些重要的电学参数、达不到可靠度 的情况下，IC金属化工艺中采用合金。
硅铝、铝铜、铝硅铜等合金已用于减小峰值、增大电子 迁移率、增强扩散屏蔽，改进附着特性等。或用于形成 特定的肖特基势垒。例如,稍微在Al中多加1wt%的Si 即可使Al导线上的缺陷减至最少，而在Al中加入少量 Cu，则可使电子迁移率提高101000倍； 通过金属之间或与Si的互相掺杂可以增强热稳定性
2018年11月2日 •20
材料系统
材料系统指的是在由一些基本材料，如Si, GaAs或InP制成的衬底上或衬底内，用其 它物质再生成一层或几层材料。 材料系统与掺杂过的材料之间的区别 : 在掺杂材料中, 掺杂原子很少
在材料系统中,外来原子的比率较高
2018年11月2日 •21
半导体材料系统
磷化铟 (InP)
能工作在超高速超高频
三种有源器件: MESFET、HEMT和HBT
广泛应用于光纤通信系统中
2018年11月2日
•18
硅 (Si)
①储量丰富，便宜，占地壳重量25%以上，
SiO2性质很稳定、良好介质，易于热氧化生长；
较大的禁带宽度(1.12eV)，较宽工作温度范围；
半导体工艺技术优质课件
7 ➢第六次光刻：接触孔刻蚀；
8
➢金属Al淀积； ➢第七次光刻：生成金属化图形；
课程设计作业一
课程设计作业一
形成N阱
初始氧化 淀积氮化硅层 光刻1版，定义出N阱 反应离子刻蚀氮化硅层 N阱离子注入，注磷
形成P阱
去掉光刻胶
在N阱区生长厚氧化层，其他区域被氮化硅层保护 而不会被氧化
优点是选择性好、反复性好、生产效率高、 设备简朴、成本低
缺陷是钻蚀严重、对图形旳控制性较差
干法刻蚀
溅射与离子束铣蚀：经过高能惰性气体离子旳物理轰
击作用刻蚀，各向异性性好，但选择性较差
等离子刻蚀(Plasma Etching)：利用放电产生旳游
离基与材料发生化学反应，形成挥发物，实现刻蚀。选 择性好、对衬底损伤较小，但各向异性较差
➢热氧化生成场氧； ➢氮化硅刻蚀； ➢缓冲层刻蚀； ➢清洗表面； ➢阈值电压调整旳离子注入； ➢栅氧生长；
4
➢CVD淀积N+多晶硅栅； ➢第三次光刻：形成多晶硅图形，定义栅极；
5
➢第四次光刻：打开N+区旳离子注入窗口； ➢磷注入；
5
➢光刻胶掩蔽条； ➢第五次光刻：P+区离子注入；
6
➢光刻胶掩蔽条； ➢CVD淀积SiO2； ➢离子注入退火；
掺杂旳均匀性好 温度低：不大于600℃ 能够精确控制杂质分布 能够注入多种各样旳元素 横向扩展比扩散要小得多。 能够对化合物半导体进行掺杂
离子注入系统旳原理示意图
离子注入到无定形靶中旳高斯分布情况
退火
退火：也叫热处理，集成电路工艺中全部旳 在氮气等不活泼气氛中进行旳热处理过程都 能够称为退火
形成N管源漏区
光刻，利用光刻胶将PMOS区保护起来 离子注入磷或砷，形成N管源漏区
半导体工艺流程简介ppt
半导体工艺流程的成就与挑战
进一步缩小特征尺寸
三维集成技术
绿色制造技术
智能制造技术
未来半导体工艺流程的发展趋势
01
02
03
04
THANKS
感谢观看
互连
通过金属化过程，将半导体芯片上的电路元件连接起来，实现芯片间的通信和电源分配功能。
半导体金属化与互连
将半导体芯片和相关的电子元件、电路板等封装在一个保护壳内，以防止外界环境对芯片的损伤和干扰。
封装
对封装好的半导体进行功能和性能的检测与试验，以确保其符合设计要求和实际应用需要。
测试
半导体封装与测试
半导体工艺流程概述
02
半导体制造步骤-1
1
半导体材料的选择与准备
2
3
通常使用元素半导体，如硅（Si）、锗（Ge）等，或化合物半导体，如砷化镓（GaAs）、磷化铟（InP）等。
材料类型
高纯度材料对于半导体制造至关重要，杂质含量需要严格控制。
纯净度要求
材料应具有立方、六方或其他特定晶体结构。
晶格结构
蚀刻
使用化学试剂或物理方法，将半导体基板表面未被光刻胶保护的部分进行腐蚀去除。根据蚀刻方法的不同，可以分为湿蚀刻和干蚀刻两种。
去胶
在完成蚀刻后，使用去胶液等化学试剂，去除光刻胶。去胶过程中需要注意控制温度和时间，以避免对半导体基板造成损伤或污染。
半导体的蚀刻与去胶
05
半导体制造步骤-4
金属化
通常使用铝或铜作为主要材料，通过溅射、蒸发或电镀等手段，在半导体表面形成导线图案。
涂布
在半导体基板上涂覆光刻胶，使其覆盖整个基板表面。通常使用旋转涂布法，将光刻胶滴在基板中心，然后通过旋转基板将其展开并涂布在整个表面上。
半导体制造工艺流程课件
04
半导体制造的后处理
金属化
01
02
03
金属化
在半导体制造的后处理中 ，金属化是一个关键步骤 ，用于在芯片上形成导电 电路。
金属材料
通常使用铜、铝、金等金 属作为导电材料，通过物 理或化学沉积方法将金属 薄膜沉积在芯片表面。
连接电路
金属化过程将芯片上的不 同元件连接成完整的电路 ，实现电子信号的传输和 处理。
高纯度材料
半导体制造需要使用高纯度材料，以确保芯片的性能和可 靠性。然而，高纯度材料的制备和加工难度较大，需要克 服许多技术难题。
制程控制
半导体制造过程中，制程控制是至关重要的。制程控制涉 及温度、压力、流量、电流、电压等众多参数，需要精确 控制这些参数以确保芯片的性能和可靠性。
环境影响
能源消耗
半导体制造是一个高能耗的过程 ，需要大量的电力和能源。随着 半导体产业的发展，能源消耗也 在不断增加，对环境造成了很大 的压力。
废弃物处理
半导体制造过程中会产生大量的 废弃物，如化学废液、废气等。 这些废弃物如果处理不当，会对 环境造成很大的污染和危害。
碳排放
半导体制造过程中的碳排放也是 一个重要的问题。减少碳排放是 半导体产业可持续发展的关键之 一。
未来发展趋势
先进封装技术
随着摩尔定律的逐渐失效，先进封装技术成为半导体制造的重要发展方向。通过将多个 芯片集成在一个封装内，可以实现更小、更快、更低功耗的芯片系统。
沉积薄膜质量
影响沉积薄膜质量的因素包括反应温度、气体流量、压强等，需通 过实验优化获得最佳工艺参数。
外延生长
外延生长目的
在半导体材料表面外延生长一层单晶层，用 于扩展器件尺寸、改善材料性能和提高集成 度。
《半导体工艺概述》PPT课件
接触式 湿化学
扩散 离子注入
掺杂
开放式炉管—水平/竖置 封闭炉管
快速热处理 中/高电流离子注入
低能量/高能量离子注入
热处理
制程方法 加热
热辐射
具体分类 加热盘 热对流 快速加热
红处线加热
芯片制造的特点
超洁超净 半导体芯片尤其是高密度的集成电路，极易受到多种污染物的损害，主要体
现在器件成品率，器件性能，器件可靠性。 污染物：微粒、金属离子、化学物质、细菌
2、硼离子注入，形成 PMOS 源 、 漏 区 。 硼 离 子 注 入 剂 量 5*1015cm-2 ，能量100keV.
3、离子注入退火和推 进：在N2下退火，并将 源、漏区推进，形成 0.3~0.5微米深的源、 漏区。
化学气相淀积 磷硅玻璃介质 层
刻金属化的接触孔
磷硅玻璃回流，使 接触孔边缘台阶坡 度平滑，以利于金 属化。否则在台阶 边缘上金属化铝条 容易发生断裂。在 N2气氛下，1150℃ 回流30分钟。
利用氮化硅掩蔽氧 化的功能，在没有 氮化硅、并经硼离 子注入的区域，生 长一层场氧化层， 厚度400nm
去除N阱中非PMOS有 源区部分的氧化硅 和氮化硅，这部分 将是场区的一部分 。
对N阱中场区部分磷 离子注入，防止寄 生沟道影响。
一般采用湿氧 氧化或高压氧 化方法生长一 层1微米厚的 SiO2
首 先 生 长 缓 冲 SiO2 薄层，厚度600nm， 目的是减少淀积的 氮化硅与硅衬底之 间的应力。
其次低压CVD氮化硅 ，用于掩蔽氧化， 厚度100nm
确定NMOS有源区：利 用第二块掩膜版，经 曝光、等离子刻蚀， 保留NMOS有源区和N 阱区的氮化硅，去掉 场区氮化硅，NMOS场 区硼注入，剂量 1*1013cm-2，能量 120keV，防止场区下 硅表面反型，产生寄 生沟道。
半导体工艺技术 (3)-43页PPT资料
半导体工艺技术
第十三章 前瞻性工艺研究
10
双栅 “FinFET”
Planar DG-FET
Lg
FinFET
Lg
Drain
Gate
Gate
TSi Source
Drain
Source
Gate
Fin Height HFIN = W/2
Fin Width = TSi
D. Hisamoto et al., IEEE Int’l Electron Devices Meeting, 2019
使用薄体可以有效地控制漏电流，要求：TSi < Lg 双栅结构更有利于沟道的缩短，可至 Lg<10 nm
Ultra-Thin Body (UTB)
Lg
Gate
Source
Drain
TSi
Buried Oxide
Substrate
Double-Gate (DG)
Gate
Source
Drain
TSi
Gate
d <14 nm d <10 nm
半导体工艺技术
第十三章 前瞻性工艺研究
12
目前研发焦点: 如何增大驱动电流？
Low S/D resistance
N. Lindert et al., IEEE Electron Device Letters, p.487, 2019
15 nm Lg FinFET:
GATE
20 nm
DRAIN
10 nm
SOURCE
Y.-K. Choi et al., IEEE Int’l Electron Devices Meeting 2019
栅长, Lg 绝缘氧栅厚度, Tox
最新半导体工艺基础[1]ppt课件
![最新半导体工艺基础[1]ppt课件](https://img.taocdn.com/s3/m/e61e24ccfc4ffe473268ab4c.png)
t
x2
式中假定D为常数，与杂质浓度 N( x, t )无关，x 和 t 分别表示位置和扩散时间。针对不同边界条件求出 方程的解，可得出杂质浓度 N 的分布，即 N 与 x 和 t 的 关系。
两种扩散方式 恒定表面源扩散 有限表面源扩散
集成电路及微机械加工技术
20 重庆大学光电工程学院
A、恒定表面源扩散
一维情况下，单位时间内垂直扩散通过单位面积的粒子 数——即扩散流密度jp( x, t )与粒子的浓度梯度成正比。
jp(x,t)DdN d(xx,t)
扩散系数D与温度T（K）之间有如下指数关系：
D = D∞e —ΔE/kT
集成电路及微机械加工技术
18 重庆大学光电工程学院
（二）、费克第二定律——扩散方程
对硅而言，Au、Ag、Cu、Fe、Ni 等半径较小的杂质原子 按间隙式扩散，而 P、As、Sb、B、Al、Ga、In 等半径较大的 杂质原子则按替位式扩散，间隙式扩散的速度比替位式扩散的
速度快得多。
集成电路及微机械加工技术
17 重庆大学光电工程学院
§1.3 扩散系数与扩散方程 （一）、费克第一定律——扩散定律
S
x xx
体积元内杂质变化量：
N x , t t N x , t S x j x x , t j x , t S x
N (tx,t) j( x x ,t)D 2N x (2 x,t)
集成电路及微机械加工技术
19 重庆大学光电工程学院
N(x,t)D2N(x,t)
硼注入
PWELL推进
注入预氧
漂光
集成电路及微机械加工技术
11 重庆大学光电工程学院
N-
PSD硼注入
NSD光刻
半导体制造工艺技术PPT(共68页)
Si2H6(气态) （反应半
3) Si2H6(气态) 品形成）
2Si (固态) + 3H2(气态) （最终产
以上实例是硅气相外延的一个反应过程
• 速度限制阶段
在实际大批量生产中，CVD反应的时间长 短很重要。温度升高会促使表面反应速度增加 。基于CVD反应的有序性，最慢的反应阶段会 成为整个工艺的瓶颈。换言之，反应速度最慢 的阶段将决定整个淀积过程的速度。
种新的化合物。
以上5中基本反应中，有一些特定的 化学气相淀积反应用来在硅片衬底上淀 积膜。对于某种特定反应的选择通常要 考虑淀积温度、膜的特性以及加工中的 问题等因素。
例如，用硅烷和氧气通过氧化反应 淀积SiO2膜。反应生成物SiO2淀积在硅 片表面，副产物事是氢。
SiH4 + O2
SiO2 + 2H2
• CVD 过程中的掺杂
CVD淀积过程中，在SiO2中掺入杂质对硅 片加工来说也是很重要。例如，在淀积SiO2的 过程中，反应气体中加入PH3后，会形成磷硅 玻璃。化学反应方程如下：
SiH4(气)+2PH3(气)+O2(气) SiO2(固)+2P(固)+5H2(气)
在磷硅玻璃中，磷以P2O5的形式存在，磷 硅玻璃由P2O5和SiO2的混合物共同组成；对于 要永久黏附在硅片表面的磷硅玻璃来说， P2O5 含量（重量比）不超过4％，这是因为磷硅玻 璃（PSG）有吸潮作用。
CVD 反应
• CVD 反应步骤
基本的化学气相淀积反应包含8个主要步骤， 以解释反应的机制。 1）气体传输至淀积区域； 2）膜先驱物的形成； 3）膜先驱物附着在硅片表面； 4）膜先驱物黏附； 5）膜先驱物扩散； 6）表面反应； 7）副产物从表面移除； 8）副产物从反应腔移除。
半导体工艺技术PPT课件
半导体工艺技术
精选ppt课件最新
1
目录
第一章：半导体产业介绍 第二章：器件的制造步骤 第三章：晶圆制备 第四章：芯片制造 第五章：污染控制 第六章：工艺良品率
精选ppt课件最新
2
第一章 半导体产业介绍
概述
微电子从40年代末的第一只晶体管（Ge合金 管）问世，50年代中期出现了硅平面工艺，此工 艺不仅成为硅晶体管的基本制造工艺，也使得将 多个分立晶体管制造在同在一硅片上的集成电路 成为可能，随着制造工艺水平的不断成熟，使微 电子从单只晶体管发展到今天的ULSI。
精选ppt课件最新
11
第二章 器件的制造步骤
半导体器件制造分4个不同阶段： 1.材料准备 2.晶体生长与晶圆准备 3.芯片制造 4.封装
材料 准备
晶体生 长与晶 圆准备
晶圆 制造
精选ppt课件最新
封装
12
第一步 材料准备
第二步晶体生长与晶圆准备
精选ppt课件最新
13
第三步 芯片制造
制造
电性测试 （芯片分捡）
尺寸和数量是IC发展的两个共同目标。
芯片上的物理尺寸特征称为特征尺寸，将此定义 为制造复杂性水平的标准。
通常用微米来表示。一微米为1/10000厘米。
Gordon Moore在1964年预言IC的密度每隔18～24 个月将翻一番，------摩尔定律。
精选ppt课件最新
8
一个尺寸相同的芯片上，所容纳的晶体管数量， 因制程技术的提升，每18个月到两年晶体管数量会 加倍，IC性能也提升1倍。现以1961年至2006年 期间半导体技术的发展为例加以说明，IC电路线宽由 25微米减至65纳米，晶圆直径由1英寸增为12英寸， 每一芯片上由6个晶体管增为80亿个晶体管， DRAM密度增加为4G位，晶体管年销售量由1000 万个增加到10的18次方至19次方个，但晶体管平均 售价却大幅下降10的9次方倍。
精选ppt课件最新
1
目录
第一章：半导体产业介绍 第二章：器件的制造步骤 第三章：晶圆制备 第四章：芯片制造 第五章：污染控制 第六章：工艺良品率
精选ppt课件最新
2
第一章 半导体产业介绍
概述
微电子从40年代末的第一只晶体管（Ge合金 管）问世，50年代中期出现了硅平面工艺，此工 艺不仅成为硅晶体管的基本制造工艺，也使得将 多个分立晶体管制造在同在一硅片上的集成电路 成为可能，随着制造工艺水平的不断成熟，使微 电子从单只晶体管发展到今天的ULSI。
精选ppt课件最新
11
第二章 器件的制造步骤
半导体器件制造分4个不同阶段： 1.材料准备 2.晶体生长与晶圆准备 3.芯片制造 4.封装
材料 准备
晶体生 长与晶 圆准备
晶圆 制造
精选ppt课件最新
封装
12
第一步 材料准备
第二步晶体生长与晶圆准备
精选ppt课件最新
13
第三步 芯片制造
制造
电性测试 （芯片分捡）
尺寸和数量是IC发展的两个共同目标。
芯片上的物理尺寸特征称为特征尺寸，将此定义 为制造复杂性水平的标准。
通常用微米来表示。一微米为1/10000厘米。
Gordon Moore在1964年预言IC的密度每隔18～24 个月将翻一番，------摩尔定律。
精选ppt课件最新
8
一个尺寸相同的芯片上，所容纳的晶体管数量， 因制程技术的提升，每18个月到两年晶体管数量会 加倍，IC性能也提升1倍。现以1961年至2006年 期间半导体技术的发展为例加以说明，IC电路线宽由 25微米减至65纳米，晶圆直径由1英寸增为12英寸， 每一芯片上由6个晶体管增为80亿个晶体管， DRAM密度增加为4G位，晶体管年销售量由1000 万个增加到10的18次方至19次方个，但晶体管平均 售价却大幅下降10的9次方倍。
半导体制造工艺流程通用课件
半导体制造工艺流程通用课件
目录
• 半导体制造概述 • 半导体制造的前处理 • 半导体制造的核心工艺 • 半导体制造的后处理 • 半导体制造的挑战与解决方案 • 半导体制造的发展趋势与未来展望
01
半导体制造概述
半导体制造的定义
半导体制造
指通过一系列精密的物理和化学 工艺，将单晶硅或其他半导体材 料转化为集成电路的过程。
采用高k金属栅极材料， 可以提高芯片的性能和降 低功耗。
新型绝缘材料
采用新型绝缘材料，可以 提高芯片的集成度和可靠 性。
新型封装材料
采用新型封装材料，可以 提高芯片的散热性能和可 靠性。
系统集成与封装技术的发展
系统集成技术
通过系统集成技术，将多个芯片集成在一个封装 内，实现更高的性能和更小的体积。
封装类型
常见的封装类型包括塑料封装、陶瓷封装和金属封装等，它们具有不同的特点和适用范围 。
封装工艺
封装工艺涉及到多个环节，包括芯片贴装、引脚焊接、密封和标记等，每个环节都对保证 芯片的性能和可靠性至关重要。
测试与验证
测试与验证
在半导体制造的后处理过程中，测试与验证是确保芯片性能和质量 的重要环节。
化学气相沉积
总结词
化学气相沉积是通过化学反应在半导体表面形成薄膜的过程。
详细描述
化学气相沉积是在高温下，将气态物质在半导体表面进行化学反应，形成固态薄膜的过程。沉积的薄膜可以作为 绝缘层、导电层或保护层，对半导体器件的性能和稳定性具有重要影响。
04
半导体制造的后处理
金属化
金属化
在半导体制造的后处理过程中，金属化是关键的一步，它 涉及到在芯片表面沉积金属，以实现电路的导电连接。
半导体制造的工艺流程简介
目录
• 半导体制造概述 • 半导体制造的前处理 • 半导体制造的核心工艺 • 半导体制造的后处理 • 半导体制造的挑战与解决方案 • 半导体制造的发展趋势与未来展望
01
半导体制造概述
半导体制造的定义
半导体制造
指通过一系列精密的物理和化学 工艺，将单晶硅或其他半导体材 料转化为集成电路的过程。
采用高k金属栅极材料， 可以提高芯片的性能和降 低功耗。
新型绝缘材料
采用新型绝缘材料，可以 提高芯片的集成度和可靠 性。
新型封装材料
采用新型封装材料，可以 提高芯片的散热性能和可 靠性。
系统集成与封装技术的发展
系统集成技术
通过系统集成技术，将多个芯片集成在一个封装 内，实现更高的性能和更小的体积。
封装类型
常见的封装类型包括塑料封装、陶瓷封装和金属封装等，它们具有不同的特点和适用范围 。
封装工艺
封装工艺涉及到多个环节，包括芯片贴装、引脚焊接、密封和标记等，每个环节都对保证 芯片的性能和可靠性至关重要。
测试与验证
测试与验证
在半导体制造的后处理过程中，测试与验证是确保芯片性能和质量 的重要环节。
化学气相沉积
总结词
化学气相沉积是通过化学反应在半导体表面形成薄膜的过程。
详细描述
化学气相沉积是在高温下，将气态物质在半导体表面进行化学反应，形成固态薄膜的过程。沉积的薄膜可以作为 绝缘层、导电层或保护层，对半导体器件的性能和稳定性具有重要影响。
04
半导体制造的后处理
金属化
金属化
在半导体制造的后处理过程中，金属化是关键的一步，它 涉及到在芯片表面沉积金属，以实现电路的导电连接。
半导体制造的工艺流程简介
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Na、K、Fe、Cu、Au 等元素 扩散系数要比替位式扩散大6～7个数量级
杂质横向扩散示意图
固态源扩散：如B2O3、P2O5、BN等
利用液态源进行扩散的装置示意图
离子注入
离子注入：将具有很高能量的杂质离子射入半 导体衬底中的掺杂技术，掺杂深度由注入杂质 离子的能量和质量决定，掺杂浓度由注入杂质 离子的数目(剂量)决定
磷(P)、砷(As) —— N型硅 硼(B) —— P型硅
掺杂工艺：扩散、离子注入
扩散
替位式扩散：杂质离子占据硅原子的位：
Ⅲ、Ⅴ族元素 一般要在很高的温度(950～1280℃)下进行 磷、硼、砷等在二氧化硅层中的扩散系数均远
小于在硅中的扩散系数，可以利用氧化层作为 杂质扩散的掩蔽层
间隙式扩散：杂质离子位于晶格间隙：
接近式曝光：在硅片和掩膜版之间有一 个很小的间隙(10～25m)，可以大大减 小掩膜版的损伤，分辨率较低
投影式曝光：利用透镜或反射镜将掩膜 版上的图形投影到衬底上的曝光方法， 目前用的最多的曝光方式
接触式
光源
光学系统
接近式
投影式
掩膜版 光刻胶
硅片
三种光刻方式
图形转换：光刻
超细线条光刻技术
甚远紫外线(EUV) 电子束光刻 X射线 离子束光刻
CVD技术特点： 具有淀积温度低、薄膜成分和厚度易于控制、 均匀性和重复性好、台阶覆盖优良、适用范围 广、设备简单等一系列优点
CVD方法几乎可以淀积集成电路工艺中所需要 的各种薄膜，例如掺杂或不掺杂的SiO2、多晶 硅、非晶硅、氮化硅、金属(钨、钼)等
它的化学性质非常稳定，室温下它 只与氢氟酸发生化学反应
氧化硅层的主要作用
在MOS电路中作为MOS器件的绝缘栅介 质，器件的组成部分
扩散时的掩蔽层，离子注入的(有时与光 刻胶、Si3N4层一起使用)阻挡层
作为集成电路的隔离介质材料 作为电容器的绝缘介质材料 作为多层金属互连层之间的介质材料
反应离子刻蚀(Reactive Ion Etching，简称为 RIE)：通过活性离子对衬底的物理轰击和化学反 应双重作用刻蚀。具有溅射刻蚀和等离子刻蚀两 者的优点，同时兼有各向异性和选择性好的优点。 目前，RIE已成为VLSI工艺中应用最广泛的主流 刻蚀技术
杂质掺杂
掺杂：将需要的杂质掺入特定的 半导体区域中，以达到改变半导 体电学性质，形成PN结、电阻、 欧姆接触
掺杂的均匀性好 温度低：小于600℃ 可以精确控制杂质分布 可以注入各种各样的元素 横向扩展比扩散要小得多。 可以对化合物半导体进行掺杂
离子注入系统的原理示意图
离子注入到无定形靶中的高斯分布情况
退火
退火：也叫热处理，集成电路工艺中所有的 在氮气等不活泼气氛中进行的热处理过程都 可以称为退火
优点是选择性好、重复性好、生产效率高、 设备简单、成本低
缺点是钻蚀严重、对图形的控制性较差
干法刻蚀
溅射与离子束铣蚀：通过高能惰性气体离子的物理轰
击作用刻蚀，各向异性性好，但选择性较差
等离子刻蚀(Plasma Etching)：利用放电产生的游
离基与材料发生化学反应，形成挥发物，实现刻蚀。选 择性好、对衬底损伤较小，但各向异性较差
曝光 刻蚀
测试和封装
沟道长度为0.15微米的晶体管
栅长为90纳米的栅图形照片
100 m 头发丝粗细
30m
50m 30~50m (皮肤细胞的大小)
1m 1m (晶体管的大小)
90年代生产的集成电路中晶体管大小与人 类头发丝粗细、皮肤细胞大小的比较
N沟道MOS晶体管
CMOS集成电路(互补型MOS集成电路)： 目前应用最为广泛的一种集成电路，约占 集成电路总数的95%以上。
图形转换：刻蚀技术
湿法刻蚀：利用液态化学试剂或溶液
通过化产生
的等离子体中的离子或游离基(处于激发 态的分子、原子及各种原子基团等)与材 料发生化学反应或通过轰击等物理作用而 达到刻蚀的目的
图形转换：刻蚀技术
湿法腐蚀：
湿法化学刻蚀在半导体工艺中有着广泛应用： 磨片、抛光、清洗、腐蚀
半导体制造工艺
微电子学： Microelectronics
微电子学——微型电子学 核心——半导体器件
半导体器件设计与制造的主要流程框架
物理原理
设计
掩膜版
单晶、外 延材料
芯片制 造过程
芯片检测 封装 测试
芯片制造过程
硅片
—制造业—
用掩膜版 重复
20-30次
由氧化、淀积、离子注入或蒸 发形成新的薄膜或膜层
作为对器件和电路进行钝化的钝化层材 料
SiO2的制备方法
热氧化法
干氧氧化 水蒸汽氧化 湿氧氧化 干氧－湿氧－干氧(简称干湿干)氧化法 氢氧合成氧化
化学气相淀积法 热分解淀积法 溅射法
进行干氧和湿氧氧化的氧化炉示意图
化学汽相淀积(CVD)
化学汽相淀积(Chemical Vapor Deposition)：通 过气态物质的化学反应在衬底上淀积一层薄膜材 料的过程
半导体制造工艺
图形转换：将设计在掩膜版(类似于照相
底片)上的图形转移到半导体单晶片上
掺杂：根据设计的需要，将各种杂质掺杂
在需要的位置上，形成晶体管、接触等
制膜：制作各种材料的薄膜
图形转换：光刻
光刻三要素：光刻胶、掩膜版和光刻机
光刻胶又叫光致抗蚀剂，它是由光敏 化合物、基体树脂和有机溶剂等混合 而成的胶状液体
光刻胶受到特定波长光线的作用后， 导致其化学结构发生变化，使光刻胶 在某种特定溶液中的溶解特性改变
光刻
正胶：分辨率高，在超大规模集成电路工艺
中，一般只采用正胶
负胶：分辨率差，适于加工线宽≥3m的线条
正胶：曝光 后可溶
负胶：曝光 后不可溶
图形转换：光刻
几种常见的光刻方法
接触式光刻：分辨率较高，但是容易造 成掩膜版和光刻胶膜的损伤。
激活杂质：使不在晶格位置上的离子运动到晶格 位置，以便具有电活性，产生自由载流子，起到 杂质的作用
消除损伤
退火方式：
炉退火
快速退火：脉冲激光法、扫描电子束、连续波激 光、非相干宽带频光源(如卤光灯、电弧灯、石墨 加热器、红外设备等)
氧化工艺
氧化：制备SiO2层 SiO2的性质及其作用 SiO2是一种十分理想的电绝缘材料，
杂质横向扩散示意图
固态源扩散：如B2O3、P2O5、BN等
利用液态源进行扩散的装置示意图
离子注入
离子注入：将具有很高能量的杂质离子射入半 导体衬底中的掺杂技术，掺杂深度由注入杂质 离子的能量和质量决定，掺杂浓度由注入杂质 离子的数目(剂量)决定
磷(P)、砷(As) —— N型硅 硼(B) —— P型硅
掺杂工艺：扩散、离子注入
扩散
替位式扩散：杂质离子占据硅原子的位：
Ⅲ、Ⅴ族元素 一般要在很高的温度(950～1280℃)下进行 磷、硼、砷等在二氧化硅层中的扩散系数均远
小于在硅中的扩散系数，可以利用氧化层作为 杂质扩散的掩蔽层
间隙式扩散：杂质离子位于晶格间隙：
接近式曝光：在硅片和掩膜版之间有一 个很小的间隙(10～25m)，可以大大减 小掩膜版的损伤，分辨率较低
投影式曝光：利用透镜或反射镜将掩膜 版上的图形投影到衬底上的曝光方法， 目前用的最多的曝光方式
接触式
光源
光学系统
接近式
投影式
掩膜版 光刻胶
硅片
三种光刻方式
图形转换：光刻
超细线条光刻技术
甚远紫外线(EUV) 电子束光刻 X射线 离子束光刻
CVD技术特点： 具有淀积温度低、薄膜成分和厚度易于控制、 均匀性和重复性好、台阶覆盖优良、适用范围 广、设备简单等一系列优点
CVD方法几乎可以淀积集成电路工艺中所需要 的各种薄膜，例如掺杂或不掺杂的SiO2、多晶 硅、非晶硅、氮化硅、金属(钨、钼)等
它的化学性质非常稳定，室温下它 只与氢氟酸发生化学反应
氧化硅层的主要作用
在MOS电路中作为MOS器件的绝缘栅介 质，器件的组成部分
扩散时的掩蔽层，离子注入的(有时与光 刻胶、Si3N4层一起使用)阻挡层
作为集成电路的隔离介质材料 作为电容器的绝缘介质材料 作为多层金属互连层之间的介质材料
反应离子刻蚀(Reactive Ion Etching，简称为 RIE)：通过活性离子对衬底的物理轰击和化学反 应双重作用刻蚀。具有溅射刻蚀和等离子刻蚀两 者的优点，同时兼有各向异性和选择性好的优点。 目前，RIE已成为VLSI工艺中应用最广泛的主流 刻蚀技术
杂质掺杂
掺杂：将需要的杂质掺入特定的 半导体区域中，以达到改变半导 体电学性质，形成PN结、电阻、 欧姆接触
掺杂的均匀性好 温度低：小于600℃ 可以精确控制杂质分布 可以注入各种各样的元素 横向扩展比扩散要小得多。 可以对化合物半导体进行掺杂
离子注入系统的原理示意图
离子注入到无定形靶中的高斯分布情况
退火
退火：也叫热处理，集成电路工艺中所有的 在氮气等不活泼气氛中进行的热处理过程都 可以称为退火
优点是选择性好、重复性好、生产效率高、 设备简单、成本低
缺点是钻蚀严重、对图形的控制性较差
干法刻蚀
溅射与离子束铣蚀：通过高能惰性气体离子的物理轰
击作用刻蚀，各向异性性好，但选择性较差
等离子刻蚀(Plasma Etching)：利用放电产生的游
离基与材料发生化学反应，形成挥发物，实现刻蚀。选 择性好、对衬底损伤较小，但各向异性较差
曝光 刻蚀
测试和封装
沟道长度为0.15微米的晶体管
栅长为90纳米的栅图形照片
100 m 头发丝粗细
30m
50m 30~50m (皮肤细胞的大小)
1m 1m (晶体管的大小)
90年代生产的集成电路中晶体管大小与人 类头发丝粗细、皮肤细胞大小的比较
N沟道MOS晶体管
CMOS集成电路(互补型MOS集成电路)： 目前应用最为广泛的一种集成电路，约占 集成电路总数的95%以上。
图形转换：刻蚀技术
湿法刻蚀：利用液态化学试剂或溶液
通过化产生
的等离子体中的离子或游离基(处于激发 态的分子、原子及各种原子基团等)与材 料发生化学反应或通过轰击等物理作用而 达到刻蚀的目的
图形转换：刻蚀技术
湿法腐蚀：
湿法化学刻蚀在半导体工艺中有着广泛应用： 磨片、抛光、清洗、腐蚀
半导体制造工艺
微电子学： Microelectronics
微电子学——微型电子学 核心——半导体器件
半导体器件设计与制造的主要流程框架
物理原理
设计
掩膜版
单晶、外 延材料
芯片制 造过程
芯片检测 封装 测试
芯片制造过程
硅片
—制造业—
用掩膜版 重复
20-30次
由氧化、淀积、离子注入或蒸 发形成新的薄膜或膜层
作为对器件和电路进行钝化的钝化层材 料
SiO2的制备方法
热氧化法
干氧氧化 水蒸汽氧化 湿氧氧化 干氧－湿氧－干氧(简称干湿干)氧化法 氢氧合成氧化
化学气相淀积法 热分解淀积法 溅射法
进行干氧和湿氧氧化的氧化炉示意图
化学汽相淀积(CVD)
化学汽相淀积(Chemical Vapor Deposition)：通 过气态物质的化学反应在衬底上淀积一层薄膜材 料的过程
半导体制造工艺
图形转换：将设计在掩膜版(类似于照相
底片)上的图形转移到半导体单晶片上
掺杂：根据设计的需要，将各种杂质掺杂
在需要的位置上，形成晶体管、接触等
制膜：制作各种材料的薄膜
图形转换：光刻
光刻三要素：光刻胶、掩膜版和光刻机
光刻胶又叫光致抗蚀剂，它是由光敏 化合物、基体树脂和有机溶剂等混合 而成的胶状液体
光刻胶受到特定波长光线的作用后， 导致其化学结构发生变化，使光刻胶 在某种特定溶液中的溶解特性改变
光刻
正胶：分辨率高，在超大规模集成电路工艺
中，一般只采用正胶
负胶：分辨率差，适于加工线宽≥3m的线条
正胶：曝光 后可溶
负胶：曝光 后不可溶
图形转换：光刻
几种常见的光刻方法
接触式光刻：分辨率较高，但是容易造 成掩膜版和光刻胶膜的损伤。
激活杂质：使不在晶格位置上的离子运动到晶格 位置，以便具有电活性，产生自由载流子，起到 杂质的作用
消除损伤
退火方式：
炉退火
快速退火：脉冲激光法、扫描电子束、连续波激 光、非相干宽带频光源(如卤光灯、电弧灯、石墨 加热器、红外设备等)
氧化工艺
氧化：制备SiO2层 SiO2的性质及其作用 SiO2是一种十分理想的电绝缘材料，