单片机的系统扩展
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4.2 51存储器的扩展 4.2.1 存储器基础知识 4.2.2 程序存储器的扩展 4.2.3 数据存储器的扩展
4.3 51并行I／O接口的扩展 4.3.1 简单I/O扩展 4.3.2 采用专用芯片扩展I/O接口
4.1 51单片机扩展总线基础
单片机中一般集成了CPU、I/O口、定时器、中断系统、 存储器等计算机的基本部件，外加电源、复位和时钟等简单 的辅助电路即构成一个能够正常工作的最小系统，下图是一
若页面的大小为8KB，要把64KB的存储空间分成8个页面，则所有高位 地址A13~A15都必须参与译码，产生8个独立的页面选择信号，形成一个连
续的地址段。一般采用3—8译码器来实现，如图4-7所示。
A13 A14 A15
+5V
A
Y0
B 74LS138
Y1 Y2
C
Y3
1G
Y4
2G
Y5
000 001 010 011
第4章 单片机的系统扩展
学习目标
掌握51单片机扩展总线的结构及组成 掌握并行总线的逻辑与时序 掌握并行总线扩展的地址译码方法 掌握51单片机扩展存储器的方法 掌握51单片机扩展I/O接口的方法
主要内容
第4章单片机的系统扩展
4.1 51系列单片机扩展总线基础 4.1.1 51系列单片机的扩展总线的结构和组成 4.1.2 51系列单片机扩展总线的逻辑关系和时序分析 4.1.3 总线扩展的地址译码方法 4.1.4 扩展总线设计接口电路时应该考虑的问题
地址译码要解决的问题就是：如何产生页面选择信号使外部设备占用 一个存储空间页面（页面译码），并使外部设备内的每一个存储单元或数 据端口与页内的存储单元对应起来（页内译码）。
地址译码的方法一般采用全地址译码、部分地址译码和线选法。
4.1.3总线扩展的地址译码方法
1.全地址译码
所谓全译码是指所有的地址线都参与译码，所得到的地址空间是连续 的，每一个数据单元与地址是一一对应的。全译码电路的结构一般比较复 杂。
PSEN
EA
RD
WR
信号的含义
数据总线低8位 数据总线高8位 数据总线，8位宽度 控制信号，地址锁存使能 控制信号，程序存储器使能，低电平有效 控制信号，外部访问使能信号，低电平有效 控制信号，读信号，低电平有效 控制信号，写信号，低电平有效
与单片机引脚号信 号定义的对应关系
P0口锁存输出
P2口
P0口
A0
Y0
A1
74LS139
Y1 Y2
Y3
00 01 10 11
还是数据信号由ALE来指明，如图4-2所示。
4.1.1 51系列单片机的扩展总线的结构和组成
在实际使用时往往需要把地址和数据信号分离开来，一般 采用外接一个8位锁存器的方法来实现。图4-3为采用8位锁存器
74LS373实现地址和数据分离的电路原理图 。
4.1.151系列单片机的扩展总线的结构和组成
个89C52的最小系统。
8
XTAL1 P0 P1
8
P2 8
+5V
XTAL2 P3 8
RESET
+5V
EA
4.1.1 51系列单片机的扩展总线的结构和组成
51系列单片机为了减少引脚数量，扩展总线中的 数据线和地址线（低8位）采用了分时复用技术，即P0口 分时传送地址总线信号的低8位（A0~A7）和数据总线信 号（D0~D7），P0口在某一时刻传送的是低8位地址信号
S2
S3
S4
S5
S6
ALE PSEN
WR
P2 P0
A7-A0
A15-A8 指令
A7-A0
A15-A8 数据输出
A15-A8 A7-A0
4.1.3总线扩展的地址译码方法
所谓地址空间分配是把64KB的寻址空间通过地址译码的方法分成若干 个大小相同的页面，其中低位地址线用来选择页内单元，高位地址线则用 于页面的选择，不同的外部设备占用不同的页面。
ALE
PSEN EA
RD
/VPP /P3.7
WR
/P3.7
4.1.2 51系列单片机扩展总线的逻辑关系和时序分析
1.访问外部程序存储器模式
51系列单片机在访问外部程序存储器时,控制总线仅由ALE、P S E N 和 E A 组成。当或单片机要访问的程序存储器超出片内程序存储器 的范围时，“MOVC A, @A+DPTR” 是单片机访问外部程序存储器时 执行的一条指令。指令执行过程中控制信号的逻辑关系和时序图如
51系列单片机的扩展总线信号包括：16位地址总线信号A0~A15； 8位数据总线信号为D0~D7；
控制总线信号由ALE、P S E N 、R D 、E A 、W R 组成。扩展总线信号 名、信号的含义及与单片机引脚信号定义的对应关系见下表。
扩展总线信 号名 A0~A7 A8~A15 D0~D7 ALE
100 101 110
第0页 第1页
第2页 第3页 第4页
第5页
G
Y6 111 第 6 页
Y7
第7页
4.1.3总线扩展的地址译码方法
2.部分地址译码
所谓部分译码是指只有一部分地址参与译码，所得到的地址空间是非 连续的地址段，没有覆盖整个可寻址空间，一个数据单元可能与几个地址对 应。
A13 A14 A15(不接)
ALE、P S E N 、 W R 、R D 组成。M O V X A ， @ D P T R ； A X
第一机器周期
第二机器周期
S1
S2
S3
S4
S5
S6
S1
S2
S3
Βιβλιοθήκη Baidu
S4
S5
S6
ALE PSEN
RD
P2 P0
A7-A0
A15-A8 指令
A7-A0
A15-A8 数据输入
A15-A8 A7-A0
4.1.2 51系列单片机扩展总线的逻辑关系和时序分析
2.访问外部数据存储器或数据端口模式(写XRAM) 51系列单片机在访问外部数据存储器时，其控制总线由
ALE、 P S E N 、W R 、R D 组成。当执行MOVX @Ri，A指令或 MOVX @DPTR，A指令时，进行写外部数据RAM的操作。
第一机器周期
第二机器周期
S1
S2
S3
S4
S5
S6
S1
图4-4所示。
时钟 ALE
PSEN P2 P0
S1 P1 P2
S2 P1 P2
S3 P1 P2
S4 P1 P2
S5 P1 P2
S6 P1 P2
S1 P1 P2
A15-A8
A7-A0
指令
A7-A0
A15-A8 常数
4.1.2 51系列单片机扩展总线的逻辑关系和时序分析
2.访问外部数据存储器或数据端口模式(读XRAM) 51系列单片机在访问外部数据存储器时，其控制总线由
4.3 51并行I／O接口的扩展 4.3.1 简单I/O扩展 4.3.2 采用专用芯片扩展I/O接口
4.1 51单片机扩展总线基础
单片机中一般集成了CPU、I/O口、定时器、中断系统、 存储器等计算机的基本部件，外加电源、复位和时钟等简单 的辅助电路即构成一个能够正常工作的最小系统，下图是一
若页面的大小为8KB，要把64KB的存储空间分成8个页面，则所有高位 地址A13~A15都必须参与译码，产生8个独立的页面选择信号，形成一个连
续的地址段。一般采用3—8译码器来实现，如图4-7所示。
A13 A14 A15
+5V
A
Y0
B 74LS138
Y1 Y2
C
Y3
1G
Y4
2G
Y5
000 001 010 011
第4章 单片机的系统扩展
学习目标
掌握51单片机扩展总线的结构及组成 掌握并行总线的逻辑与时序 掌握并行总线扩展的地址译码方法 掌握51单片机扩展存储器的方法 掌握51单片机扩展I/O接口的方法
主要内容
第4章单片机的系统扩展
4.1 51系列单片机扩展总线基础 4.1.1 51系列单片机的扩展总线的结构和组成 4.1.2 51系列单片机扩展总线的逻辑关系和时序分析 4.1.3 总线扩展的地址译码方法 4.1.4 扩展总线设计接口电路时应该考虑的问题
地址译码要解决的问题就是：如何产生页面选择信号使外部设备占用 一个存储空间页面（页面译码），并使外部设备内的每一个存储单元或数 据端口与页内的存储单元对应起来（页内译码）。
地址译码的方法一般采用全地址译码、部分地址译码和线选法。
4.1.3总线扩展的地址译码方法
1.全地址译码
所谓全译码是指所有的地址线都参与译码，所得到的地址空间是连续 的，每一个数据单元与地址是一一对应的。全译码电路的结构一般比较复 杂。
PSEN
EA
RD
WR
信号的含义
数据总线低8位 数据总线高8位 数据总线，8位宽度 控制信号，地址锁存使能 控制信号，程序存储器使能，低电平有效 控制信号，外部访问使能信号，低电平有效 控制信号，读信号，低电平有效 控制信号，写信号，低电平有效
与单片机引脚号信 号定义的对应关系
P0口锁存输出
P2口
P0口
A0
Y0
A1
74LS139
Y1 Y2
Y3
00 01 10 11
还是数据信号由ALE来指明，如图4-2所示。
4.1.1 51系列单片机的扩展总线的结构和组成
在实际使用时往往需要把地址和数据信号分离开来，一般 采用外接一个8位锁存器的方法来实现。图4-3为采用8位锁存器
74LS373实现地址和数据分离的电路原理图 。
4.1.151系列单片机的扩展总线的结构和组成
个89C52的最小系统。
8
XTAL1 P0 P1
8
P2 8
+5V
XTAL2 P3 8
RESET
+5V
EA
4.1.1 51系列单片机的扩展总线的结构和组成
51系列单片机为了减少引脚数量，扩展总线中的 数据线和地址线（低8位）采用了分时复用技术，即P0口 分时传送地址总线信号的低8位（A0~A7）和数据总线信 号（D0~D7），P0口在某一时刻传送的是低8位地址信号
S2
S3
S4
S5
S6
ALE PSEN
WR
P2 P0
A7-A0
A15-A8 指令
A7-A0
A15-A8 数据输出
A15-A8 A7-A0
4.1.3总线扩展的地址译码方法
所谓地址空间分配是把64KB的寻址空间通过地址译码的方法分成若干 个大小相同的页面，其中低位地址线用来选择页内单元，高位地址线则用 于页面的选择，不同的外部设备占用不同的页面。
ALE
PSEN EA
RD
/VPP /P3.7
WR
/P3.7
4.1.2 51系列单片机扩展总线的逻辑关系和时序分析
1.访问外部程序存储器模式
51系列单片机在访问外部程序存储器时,控制总线仅由ALE、P S E N 和 E A 组成。当或单片机要访问的程序存储器超出片内程序存储器 的范围时，“MOVC A, @A+DPTR” 是单片机访问外部程序存储器时 执行的一条指令。指令执行过程中控制信号的逻辑关系和时序图如
51系列单片机的扩展总线信号包括：16位地址总线信号A0~A15； 8位数据总线信号为D0~D7；
控制总线信号由ALE、P S E N 、R D 、E A 、W R 组成。扩展总线信号 名、信号的含义及与单片机引脚信号定义的对应关系见下表。
扩展总线信 号名 A0~A7 A8~A15 D0~D7 ALE
100 101 110
第0页 第1页
第2页 第3页 第4页
第5页
G
Y6 111 第 6 页
Y7
第7页
4.1.3总线扩展的地址译码方法
2.部分地址译码
所谓部分译码是指只有一部分地址参与译码，所得到的地址空间是非 连续的地址段，没有覆盖整个可寻址空间，一个数据单元可能与几个地址对 应。
A13 A14 A15(不接)
ALE、P S E N 、 W R 、R D 组成。M O V X A ， @ D P T R ； A X
第一机器周期
第二机器周期
S1
S2
S3
S4
S5
S6
S1
S2
S3
Βιβλιοθήκη Baidu
S4
S5
S6
ALE PSEN
RD
P2 P0
A7-A0
A15-A8 指令
A7-A0
A15-A8 数据输入
A15-A8 A7-A0
4.1.2 51系列单片机扩展总线的逻辑关系和时序分析
2.访问外部数据存储器或数据端口模式(写XRAM) 51系列单片机在访问外部数据存储器时，其控制总线由
ALE、 P S E N 、W R 、R D 组成。当执行MOVX @Ri，A指令或 MOVX @DPTR，A指令时，进行写外部数据RAM的操作。
第一机器周期
第二机器周期
S1
S2
S3
S4
S5
S6
S1
图4-4所示。
时钟 ALE
PSEN P2 P0
S1 P1 P2
S2 P1 P2
S3 P1 P2
S4 P1 P2
S5 P1 P2
S6 P1 P2
S1 P1 P2
A15-A8
A7-A0
指令
A7-A0
A15-A8 常数
4.1.2 51系列单片机扩展总线的逻辑关系和时序分析
2.访问外部数据存储器或数据端口模式(读XRAM) 51系列单片机在访问外部数据存储器时，其控制总线由