PLD硬件知识综合

ASIC(续)
• 由于ASIC芯片的复杂度高，因此演生出 几种不同的设计风格，概分为
Semi-Custom Design Programmable Design
ቤተ መጻሕፍቲ ባይዱ
Cell Based ICs
• 晶元IC将设计之逻辑电路中的不同模组， 均先以Cell方式建立，而所设计完成之 Cell 储存在Cell Library，可供以后使用， 设计时只需配置及绕线即可 • 节省设计时间、金钱 • 制造时间长
Cell Based IC
Gate Array
• 设计方式是集成电路制造厂(Foundry)提 供标准电晶体尺寸与间距，在制造过程 中仅制作电晶体，在晶体上形成电晶体 阵列的半成品，但不进行金属的布线
Gate Array
• 设计者可以根据Foundry提供的尺寸，从 事电晶体间的连线设计(Routing)，将此 连线的布线图送到Foundry进行后段的金 属制程，即可产出芯片
PAL、GAL这些早期的PLD元件的一个共同特 点是可以实现速度特性较好的逻辑功能，但其 过于简单的结构也使它们只能实现规模较小的 电路。为了弥补这一缺陷，20世纪80年代中期。 Altera和Xilinx分别推出了类似于PAL结构的 CPLD(Complex Programmab1e Logic Device)和 FPGA(Field Programmable Gate Array)，它们都 具有体系结构和逻辑单元灵活、集成度高以及 适用范围宽等特点
Programmable Logic Device (PLD)
• 设计出规整的逻辑门阵列(一般是ANDOR函数)的芯片，有的芯片再加上少量的 寄存器元件，可支援有限状态机(Finite State Machine)的设计 • 而此芯片的逻辑功能可因内部逻辑元件 间连线的不同而改变 • 内部连接线已预先制作完成
PLD制造商
• 目前世界半导体产业中有多家公司生产 并发展快速高密度的可编程逻辑元件 CPLD/FPGA，最大的三家是： Altera，Xilinx，Lattice
PLD制造商(续)
世界十大PLD公司
CPLD&FPGA实际应用图例1
CPLD&FPGA实际应用图例2
CPLD&FPGA实际应用图例3
CPLD & FPGA比较(续)
典型PLD的架构图
逻辑单元
• 所谓逻辑单元是PLD/FPGA内部架构的最 基本单元 • 不同厂商对其产品之基本单元的定义不 同，如 LE,(Logic Element ) 、MC(Macro Cell) 、 CLB(Carry Logic Block)、Slices 等
PLD/FPGA 结构与原理(续)
乘积项结构PLD的逻辑实现原理
f=(A+B)*C*(not D)=A*C*(not D) + B*C*(not D)
PLD/FPGA 结构与原理(续)
PLD将以下面的方式来实现组合逻辑f
基本AND门
PLD/FPGA 结构与原理(续)
二、查找表（Look-Up-Table)的原理与结构 (Xilinx称之为FPGA) • 采用这种结构的PLD芯片我们也可以称之为 FPGA：如altera的ACEX,APEX系列,xilinx的 Spartan,Virtex系列等 • 查找表（Look-Up-Table)简称为LUT，LUT本 质上就是一个RAM。 目前FPGA中多使用4输 入的LUT，所以每一个LUT可以看成一个有4 位地址线的16x1的RAM
FPGA／CPLD 概述
• FPGA与CPLD都是可编程逻辑元件，它 们是在PAL,GAL等逻辑元件的基楚之上 发展起来的。同以往的PAL,GAL等相比 较，FPGA／CPLD的规模比较大，它可 以替代几十甚至几千块通用IC芯片。
Complex PLD (CPLD)
• CPLD是较复杂的逻辑元件，它整合了更 多的PLD逻辑方块及相互關係连线架构 • 芯片内含多个类似PAL的方块及可编程 之绕线
PAL图例(P137)
可规划 固定 Exclusive-OR 例子
GAL(Generic Array Logic)
• 改善PAL只可规划一次的限制 • 电可擦式(Electrically Erasable) CMOS制 程 • 可直接取代PAL所有设计，耗电量为PAL 四分之一
CPLD与FPGA的产生
PLD 简介
数字电路设计的发展
• TTL逻辑族提供标准的逻辑元件以供设计 者加以利用。但当所设计的数字逻辑越 来越庞大时，此时若再使用TTL逻辑族来 设计的话将会有下列缺点: 1.电路板上的IC元件相当多 2.整合性低、电磁干扰大 3.电路板面积大，成本提高
数字电路设计的发展
• 近年来电子电路技术快速发展，使得单一元件 逻辑电路成为可能。例如:微处理器(Microprocessor) 、半定制集成电路(ASIC) 、可编程 逻辑元件(PLD) 、现场可编程阵列(FPGA)等。 这些超大型规模集成电路解決了TTL逻辑族在 设计复杂逻辑电路上的问题。
Complex PLD (CPLD) (续)
CPLD架构区分
• 分为E2PROM（Flash）架构和SRAM架构 • E2PROM架构密度小，多用于5,000门以下的 小规模设计，适合做复杂的组合逻辑，如： 编码器 • SRAM架构的CPLD(FPGA)，密度高，寄存器 多，多用于10,000门以上的大型设计，适合 做复杂的时序逻辑，如数字信号处理及各种 演算法等
4种设计方式比较表
PLD简介
• 即指一种数字集成电路 ，可让使用者设 计其逻辑功能，包括布林函数表示式或 寄存器功能等之芯片 • 内部基本为一2层的AND-OR逻辑阵列
PLD优点
• • • • 可重复规划 使产品快速上市 同一颗芯片可设计(规划)成不同的用途 有多种软体编程方式
PLD分类
• 依容量、复杂度及结构分为
GAL 16V8
– Simple PLDs (SPLDs) – Complex PLDs (CPLDs) – Field-Programmable Gate Arrays (FPGAs) • SPLDs： PAL、GAL
PAL
• 具有TTL及CMOS二种制程 • 2层结构中只有AND输入可规划，OR输 入为固定式 • 只能规划一次 • 实际PAL结构中还包括寄存器、三态反 相缓冲器、输出回馈电路
FPGA内部基本架构图(P182)
PLD/FPGA 结构与原理
一、乘积项（Product-Term)的PLD结 (Xilinx称之为CPLD) 构
采用这种结构的PLD芯片有：Altera的 MAX7000，MAX3000系列,Xilinx的XC9500 系列和Lattice,Cypress的大部分产品
TTL元件与可编程逻辑元件的比较
项目 TTL PLD 逻辑描述语言 使用布尔代数和卡诺 VHDL,AHDL等，电路建 图化简，无自动设计 成和优化由自动化工具完 工具 成 高 高 设计时间长而且困难 低 无 低 低 设计时间短而且容易 高 有
设计输入 电路板成本 功率消耗 设计周期 电路保密安全性 编程能力 电路性能
逻辑单元(续)
• 对ALTERA的可编程逻辑元件产品来说， 每个基本单元含一个寄存器；对Xilinx的 部分逻辑元件产品，每个基本逻辑单元 含两个寄存器 • 故一般不用“门(gate)”的数量来衡量 CPLD/ FPGA的大小
逻辑单元(续)
• 应用寄存器的多少来衡量可规划逻辑芯 片的容量大小 • 如10万门的Xilinx的XC2S100有1200个 slices，即含2400个寄存器 • 5万门的ALTERA的1K50则含有2880个 LE，即有2880个寄存器
CPLD & FPGA比较
• 二者最大的不同点在于FPGA之逻辑元件 间及对应IO绕线采用复杂长距离之绕线， CPLD则采用行与列之高速公路绕线法， 距离短速度快 • 前者绕性強逻辑使用率高，后者使用率 差但速度快
CPLD & FPGA比较(续)
• 仅管FPGA,CPLD和其它类型PLD的结构各有其 特点和长处，但概括起来，它们是由三大部分 组成: 1.一个二维的逻辑块阵列，构成了PLD元件 的逻辑组成核心 2.输入／输出块：· 连接逻辑块的互连资源 3.连线资源：由各种长度的连线线段组成， 它们用于逻辑块之间、逻辑块与输入／ 输出块之间的连接
电路延迟大，扇入， 延迟小，性能容易仿真掌 扇出计算复杂 握，扇入，扇出问题小
逻辑芯片分类
ASIC(Application Specific Integrated Circuit) • ASIC（特殊应用IC ）是依特定用途而设 计的特殊规格逻辑IC • ASIC一般并没有标准规格，依设计方式 (制程)的不同，可分为全客戶设计、 电 路元设计(Cell-Base IC )、门排列设计及 PLD设计等
FPGA (Field Programmable Gate Arry)
•场可规划门阵列，最早由Xilinx公司推出，为 SRAM 架构或查表（Look Up Table）架构 •电源开啟时需外部EPROM作串行或并行载入 编程 • Xilinx将此SRAM及查表及需外接配置用的 EPROM下载架构之PLD称为FPGA • Xilinx将Flash EEPROM架构或乘积项( Product Term )架构的PLD叫CPLD