第7章微型计算机中断系统2
微机原理课后习题答案(机械工业出版社,第二版)[1]
第1章计算机基础知识3. 填空:(1) (1234)10=( )2=( )16(2) (34.6875)10=( )2=( )16(3) (271.33)10=( )2=( )16(4) (101011001001)2=( )10=( )16(5) (1AB.E)16=( )10=( )2(6) (10101010.0111)2=( )10=( )16【解】(1) (1234)10=( 10011010010 )2=( 4D2 )16(2) (34.6875)10=( 100010.1011 )2=( 22.B )16(3) (271.33)10=( 100001111.010101 )2=( 10F.54 )16(4) (101011001001)2=( 2761 )10=( AC9 )16(5) (1AB.E)16=( 427.875 )10=(110101011.111 )2(6) (10101010.0111)2=( 170.4375 )10=( AA.7 )164. 已知X=36,Y=-136,Z=-1250,请写出X、Y、Z的16位原码、反码和补码。
【解】[X]原=0000 0000 0010 0100[Y]原=1000 0000 1000 1000[Z]原=1000 0100 1110 0010[X]反=0000 0000 0010 0100[Y]反=1111 1111 0111 0111[Z]反=1111 1011 0001 1101[X]补=0000 0000 0010 0100[Y]补=1111 1111 0111 1000[Z]补=1111 1011 0001 11105. 已知[X]补=01010101B,[Y]补=10101010B,[Z]补=1000111111111111B,求X、Y、Z及X+Y、Y-Z 的十进制值为多少?【解】Y-Z运算时Y需要扩展符号位X=85Y=-86Z=-28673X+Y=01010101B+10101010B=11111111B=-1Y-Z=11111111 10101010B-10001111 11111111B=11111111 10101010B+01110000 00000001B=0110 1111 1010 1011B=285877. 将下列十进制数表示为8421BCD码:(1) 8609 (2) 5254 (3) 2730 (4) 2998【解】 (1)1000 0110 0000 1001(2)0101 0010 0101 0100(3)0010 0111 0011 0000(4)0010 1001 1001 10008. 将下列8421BCD码表示为十进制数和二进制数:(1) 01111001 (2) 001010000101 (3) 011000000111 (4) 010*********【解】(1)79,1001111B(2)285,100011101B(3)607,1001011111B(4)590,1001001110B9. 将下列数值或字符串表示为相应的ASCII码:(1) 51 (2) 7FH (3) C6H (4) Computer (5) how are you?【解】(1)0110101 0110001(2)0110111 1100110 1101000(3)1100011 0110110 1101000(4)1100011 1101111 1101101 1110000 1110101 1110100 1100101 1110010(5)1101000 1101111 1110111 0100000 1100001 1110010 1100101 0100000 1111001 1101111 1110101 011111112. 微型计算机由哪几部分组成,各部分的功能是什么?【解】微型计算机由运算器、控制器、存储器、输入设备、输出设备五大部分组成。
《微型计算机原理与接口技术》(第三版)习题答案
习题11.1 冯·诺依曼型计算机的设计方案有哪些特点?【解答】冯·诺依曼型计算机的设计方案是“存储程序”和“程序控制”,有以下5方面特点:(1)用二进制数表示数据和指令;(2)指令和数据存储在内部存储器中,按顺序自动依次执行指令;(3)由运算器、控制器、存储器、输入设备和输出设备组成基本硬件系统;(4)由控制器来控制程序和数据的存取及程序的执行;(5)以运算器为核心。
1.3 微型计算机的特点和主要性能指标有那些?【解答】除具有运算速度快、计算精度高、有记忆能力和逻辑判断能力、可自动连续工作等基本特点以外,还具有功能强、可靠性高、价格低廉、结构灵活、适应性强、体积小、重量轻、功耗低、使用和维护方便等。
微型计算机的性能指标与系统结构、指令系统、硬件组成、外部设备以及软件配备等有关。
常用的微型计算机性能指标主要有:字长、主频、内存容量、指令数、基本指令执行时间、可靠性、兼容性、性能价格比等。
1.微机系统的硬件由哪几部分组成?答:三部分:微型计算机(微处理器,存储器,I/0接口,系统总线),外围设备,电源。
2.什么是微机的总线,分为哪三组?答:是传递信息的一组公用导线。
分三组:地址总线,数据总线,控制总线。
3.什么是总线,微机中的总线通常分为哪几类?答:是一组信号线的集合,是一种在各模块间传送信息的公共通路;有四类,片内总线,微处理器总线,系统总线,外总线。
4.8086/8088CPU的内部结构分为哪两大模块,各自的主要功能是什么?答:总线接口部件(BIU)功能:根据执行单元EU的请求完成CPU与存储器或IO设备之间的数据传送。
执行部件(EU),作用:从指令对列中取出指令,对指令进行译码,发出相应的传送数据或算术的控制信号接受由总线接口部件传送来的数据或把数据传送到总线接口部件进行算术运算。
5.8086指令队列的作用是什么?答:作用是:在执行指令的同时从内存中取了一条指令或下几条指令,取来的指令放在指令队列中这样它就不需要象以往的计算机那样让CPU轮番进行取指和执行的工作,从而提高CPU的利用率。
微机接口课后练习答案
第1章80x86微处理器体系结构1. 微处理器、微型计算机和微型计算机系统三者之间有什么不同?2. CPU在内部结构上由哪几部分组成?各部分具备哪些主要功能?8086/8088CPU在内部结构上设计为两个独立的功能部件:执行部件EU和总线接口部件BIU。
EU负责全部指令的执行,向BIU提供数据和所需访问的内存或I/O端口的地址,并对通用寄存器、标志寄存器和指令操作数进行管理。
BIU是CPU同存储器和I/O设备之间的接口部件,负责CPU与存储器和I/O端口传送信息。
3. 8086状态标志和控制标志分别有哪些?程序中如何利用这些标志?6位状态标志为:⑴符号标志SF:若运算结果的最高位为1。
则SF=1,否则为0。
⑵零标志ZF:若运算结果为零,则ZF=1,否则ZF=0。
⑶奇偶标志PF:若指令的执行结果低8位中"1"的个数为偶数,则PF=1,否则为0。
⑷进位标志CF:当执行一个加法运算使最高位(字节操作的D7或字操作的D15)产生进位,或执行减法运算使最高位产生借位时,则CF=1,否则CF=0。
⑸辅助进位标志AF:当执行加法运算时,D3位向D4有进位,或作减法运算时,D3位向D4有借位,则AF=1,否则为0。
⑹溢出标志OF:在算术运算中,当补码运算结果超出了带符号数的表达范围,即字节运算的结果超出-128~+127,或者字运算结果超出-32768~+32767时,OF=1,否则为0。
3位控制标志为:⑴方向标志DF:这是处理串操作指令中信息方向的标志。
若DF=1,则串操作指令按自动减址操作,即串操作从高地址向低地址方向进行处理;若DF=0,则使串操作指令按自动增量修改地址指针,即串操作从低地址向高地址方向进行处理。
⑵中断允许标志IF:该标志用于对可屏蔽中断进行控制,若IF=0,则CPU拒绝外部INTR中断请求,本标志对内部中断和不可屏蔽中断不起作用。
⑶跟踪标志TF:若设置TF=1,则CPU按单步方式执行指令,以调试程序。
最新微型计算机原理与应用习题集及答案
微型计算机原理与应用习题集及答案微型计算机原理与应用习题集目录第1章概述 (1)第2章计算机中的数制与编码 (2)第3章微处理器及其结构 (4)第4章 8086/8088CPU指令系统 (9)第5章汇编语言程序设计 (17)第6章存储器系统 (27)第7章中断技术 (31)第8章输入/输出接口技术 (37)第9章串行通信技术及其接口芯片 (42)模拟试题(一) (44)参考答案 (48)模拟试题(二) (49)参考答案 (52)模拟试题(三) (53)参考答案 (56)河南理工大学 2006--2007 学年第 1 学期 (58)参考答案 (61)近年来某高校硕士研究生入学试题 (63)参考答案 (66)近年某高校研究生入学考试试题 (70)参考答案 (74)近年某高校攻读硕士学位研究生试题 (75)参考答案 (77)第1章概述一、填空题1.电子计算机主要由运算器、控制器、存储器、输入设备和输出设备等五部分组成。
2.运算器和控制器集成在一块芯片上,被称作CPU。
3.总线按其功能可分数据总线、地址总线和控制总线三种不同类型的总线。
4.计算机系统与外部设备之间相互连接的总线称为系统总线(或通信总线);用于连接微型机系统内各插件板的总线称为系统内总线仅供学习与交流,如有侵权请联系网站删除谢谢78(板级总线);CPU内部连接各寄存器及运算部件之间的总线称为内部总线。
5.迄今为止电子计算机所共同遵循的工作原理是程序存储和程序控制的工作原理。
这种原理又称为冯·诺依曼型原理。
二、简答题1.简述微处理器、微计算机及微计算机系统三个术语的内涵。
答:微处理器是微计算机系统的核心硬件部件,它本身具有运算能力和控制功能,对系统的性能起决定性的影响。
微处理器一般也称为CPU;微计算机是由微处理器、存储器、I/O接口电路及系统总线组成的裸机系统。
微计算机系统是在微计算机的基础上配上相应的外部设备和各种软件,形成一个完整的、独立的信息处理系统。
微型计算机原理与接口技术第7章
6位数码管接口电路
7FH
位 锁 存 器 ( 段 选 ) D7 D6 D5 D4 D3 D2 D1 D0 0 1 1 1 1 1 1 1 h g f e d c b a 8 D7-D0
CS (201H选中)
20H 位
D7-D0 锁 存 器 ( 位 选 )
D0 0 0 0 0 0 D 1
5
位 反 相 驱 动 器
DMA写传送: I/O端口信息 系统RAM某单元。 存储单元读 / 写传送: 在DMAC控制下, 实现系统 RAM RAM。 注意:在PC系列机中禁止RAM RAM传送。 4. DMA传送的过程
AB DB CB
HRQ DREQ
HOLD
总线保持请求
总线响应
DMA 请求 DMA 响应
注意: I/O 指令只能在端口和AL, AX, EAX之间 交换信息, 用DX间址, 但不能使用方括号, 即不能写成: IN AL, [DX]。
7.2 微机系统与外设交换信息的方式
微机系统与 I/O 端口的信息交换有四种方式: 无条件传送 中断方式 查询方式 DMA方式
采用何种方式与接口的硬件电路有直接关系
查询式输出接口示意图 数据 锁 数据总线 存 器 数据口选中 (8) 状态标志
Q D
输 出 设 备
IOW 地址译码器 地址总线
+5V
IOR
状态口选中
ACK
R
―0‖为空闲
接数据线D0位
查询式数据输出核心程序 设状态口地址=200H=数据口地址
TSCAN: MOV IN TEST JNZ MOV MOV OUT
HOLD
总线请求 总线响应
HRQ
DREQ
微机原理第7章练习题及答案
第7章输入/输出与中断一、自测练习题㈠选择题1.一微机系统有10根地址线用于I/O端口寻址,因而具有I/O空间的范围是( )字节。
A) 1024 B) 10K C) 0.5M D) 1M2.8086CPU读/写一次存储器或I/O端口所需的时间称为一个( )。
A) 总线周期 B) 指令周期 C) 时钟周期 D) 基本指令执行时间3.微型计算机的输入/输出有三种不同的控制方法,其中以( )控制的输入/输出是微机进行I/O的一种最主要的控制方式。
A) 程序控制 B) 中断控制C) DMA控制D) 以上均可4.程序查询I/O方式的工作流程是按( )的次序完成一个字符的传输。
A) 写数据端口,读/写控制端口B) 读状态端口,读/写数据端口C) 写控制端口,读状态端口,写数据端口D) 随I/O接口的具体要求而定5.在CPU与外设的I/O传送控制方式中,效率高、实时性强的方式是( )。
A) 同步传送 B) 查询传送 C) 无条件传送 D) 中断传送6.在CPU与外设的I/O传送控制方式中,传送速度最快的方式是( )。
A) 无条件传送 B) 查询传送 C) 中断传送 D) DMA传递7.用具有两个状态(“0”和“1”态)的一组开关作简单输入设备时,应采用( )传送方式来输入信息。
A) 无条件B) 查询C) 中断D) DMA8.用一组发光二极管作为简单输出设备时,应采用( )传送方式来输出信息。
A) DMA B) 无条件C) 查询D) 中断9.在微机系统中引入中断技术,可以( )。
A) 提高外设速度B) 减轻主存负担C) 提高处理器的效率D) 增加信息交换的精度10.CPU响应中断请求的时刻是在( )。
A) 执行完成正在执行的程序以后 B) 执行完正在执行的指令以后C) 执行完本时钟周期以后D)执行完正在执行的机器周期以后11.8086/8088CPU向应两个硬中断INTR和NMI时,相同的必要条件是( )。
A) 允许中断B) 当前I/O操作执行结束C) 总线空闲D) 当前访问内存操作结束12.在微型计算机系统中,高速外设与内存储器进行批量数据传送时,应采用( )。
第七章,微型计算机的中断系统
1
第七章:微型计算机的中断系统——中断控制器8059A 8259A的内部结构和工作原理
2
第七章:微型计算机的中断系统——中断控制器8059A 8259A的内部结构和工作原理
数据总线缓冲器:它是8259A与系统数据总线的接口,是8位双向三态缓冲器。 CPU与8259A之间的控制命令信息、状态信息以及中断类型信息,都是通过该 缓冲器传送的。 读/写控制逻辑:CPU通过它实现对8259A的读/写操作。 级连缓冲器:用以实现8259A芯片之间的级连,使得中断源可以由8级扩展至 64级。 控制逻辑电路:对整个芯片内部各部件的工作进行协调和控制。 中断请求寄存器IRR:8位,用以分别保存8个中断请求信号,当相应的中断请 求输入引脚有中断请求时,该寄存器的相应位置1。 中断屏蔽寄存器IMR:8位,相应位用以对8个中断源的中断请求信号进行屏蔽 控制。当其中某位置”0”时,则相应的中断请求可以向CPU提出;否则,相应 的中断请求被屏蔽,即不允许向CPU提出中断请求。该寄存器的内容为8259A 的操作命令字OCW1,可以由程序设置或改变。 中断服务寄存器ISR: 8位,当CPU正在处理某个中断源的中断请求时,ISR寄 存器中的相应位置1。 优先级比较器PR:用以比较正在处理的中断和刚刚进入的中断请求之间的优先 级别,以决定是否产生多重中断或中断嵌套。
6
第七章:微型计算机的中断系统——中断控制器8059A 8259A的编程——8259A的控制字
8259A的命令字有两种。一种是初始化命令字(ICW),在8259A启动之前写 入,使其处于预定的初始状态。另一种是操作命令字(OCW),使处于初始状态 的8259去执行具体的某种操作方式。操作命令字可在8259初始化后的任何时 刻写入。
IR7 IR6
微型计算机原理与接口技术第七章课后答案
第七章1. 什么叫中断?什么叫可屏蔽中断和不可屏蔽中断?答:当CPU正常运行程序时,由于微处理器内部事件或外设请求,引起CPU中断正在运行的程序,转去执行请求中断的外设(或内部事件)的中断服务子程序,中断服务程序执行完毕,再返回被中止的程序,这一过程称为中断。
可屏蔽中断由引脚INTR引入,采用电平触发,高电平有效,INTR信号的高电平必须维持到CPU响应中断才结束。
可以通过软件设置来屏蔽外部中断,即使外部设备有中断请求,CPU可以不予响应。
当外设有中断申请时,在当前指令执行完后,CPU首先查询IF位,若IF=0,CPU就禁止响应任何外设中断;若IF=1,CPU就允许响应外设的中断请求。
不可屏蔽中断由引脚NMI引入,边沿触发,上升沿之后维持两个时钟周期高电平有效。
不能用软件来屏蔽的,一旦有不可屏蔽中断请求,如电源掉电等紧急情况,CPU必须予以响应。
2. 列出微处理器上的中断引脚和与中断有关的指令。
答:INTR:可屏蔽中断请求输入引脚。
NMI:不可屏蔽中断请求输入引脚INTA:可屏蔽中断响应引脚INT n :软件中断指令,其中n为中断类型号INTO:溢出中断,运算后若产生溢出,可由此指令引起中断。
CLI:中断标志位IF清0STI:置位中断标志位为13. 8086/8088系统中可以引入哪些中断?答:(1)外部中断两种外部中断:不可屏蔽中断NMI和可屏蔽中断INTR(2)内部中断内部中断又称软件中断,有三种情况引起:①INT n :中断指令引起的中断②CPU的某些运算错误引起的中断:包括除法错中断和溢出中断③由调试程序debug设置的中断:单步中断和断点中断。
4. CPU响应中断的条件是什么?简述中断处理过程。
答:CPU响应中断要有三个条件:外设提出中断申请;本中断位未被屏蔽;中断允许。
可屏蔽中断处理的过程一般分成如下几步:中断请求;中断响应;保护现场;转入执行中断服务子程序;恢复现场和中断返回。
CPU在响应外部中断,并转入相应中断服务子程序的过程中,要依次做以下工作:⑴从数据总线上读取中断类型号,将其存入内部暂存器。
单片微型计算机原理及应用_课后习题答案
《单片微型计算机原理及应用》习题参考答案姜志海刘连鑫王蕾编著电子工业出版社目录第1章微型计算机基础 (2)第2章半导体存储器及I/O接口基础 (4)第3章MCS-51系列单片机硬件结构 (11)第4章MCS-51系列单片机指令系统 (16)第5章MCS-51系列单片机汇编语言程序设计 (20)第6章MCS-51系列单片机中断系统与定时器/计数器 (26)第7章MCS-51系列单片机的串行口 (32)第8章MCS-51系列单片机系统扩展技术 (34)第9章MCS-51系列单片机键盘/显示器接口技术 (36)第10章MCS-51系列单片机模拟量接口技术 (40)第11章单片机应用系统设计 (44)第1章微型计算机基础1.简述微型计算机的结构及各部分的作用微型计算机在硬件上由运算器、控制器、存储器、输入设备及输出设备五大部分组成。
运算器是计算机处理信息的主要部分;控制器控制计算机各部件自动地、协调一致地工作;存储器是存放数据与程序的部件;输入设备用来输入数据与程序;输出设备将计算机的处理结果用数字、图形等形式表示出来。
通常把运算器、控制器、存储器这三部分称为计算机的主机,而输入、输出设备则称为计算机的外部设备(简称外设)。
由于运算器、控制器是计算机处理信息的关键部件,所以常将它们合称为中央处理单元CPU(Central Process Unit)。
2.微处理器、微型计算机、微型计算机系统有什么联系与区别?微处理器是利用微电子技术将计算机的核心部件(运算器和控制器)集中做在一块集成电路上的一个独立芯片。
它具有解释指令、执行指令和与外界交换数据的能力。
其内部包括三部分:运算器、控制器、内部寄存器阵列(工作寄存器组)。
微型计算机由CPU、存储器、输入/输出(I/O)接口电路构成,各部分芯片之间通过总线(Bus)连接。
以微型计算机为主体,配上外部输入/输出设备、电源、系统软件一起构成应用系统,称为微型计算机系统。
微型计算机原理与接口技术第七章课后答案全文
第七章1. 什么叫中断?什么叫可屏蔽中断和不可屏蔽中断?答:当CPU正常运行程序时,由于微处理器内部事件或外设请求,引起CPU中断正在运行的程序,转去执行请求中断的外设(或内部事件)的中断服务子程序,中断服务程序执行完毕,再返回被中止的程序,这一过程称为中断。
可屏蔽中断由引脚INTR引入,采用电平触发,高电平有效,INTR信号的高电平必须维持到CPU响应中断才结束。
可以通过软件设置来屏蔽外部中断,即使外部设备有中断请求,CPU可以不予响应。
当外设有中断申请时,在当前指令执行完后,CPU首先查询IF位,若IF=0,CPU就禁止响应任何外设中断;若IF=1,CPU就允许响应外设的中断请求。
不可屏蔽中断由引脚NMI引入,边沿触发,上升沿之后维持两个时钟周期高电平有效。
不能用软件来屏蔽的,一旦有不可屏蔽中断请求,如电源掉电等紧急情况,CPU必须予以响应。
2. 列出微处理器上的中断引脚和与中断有关的指令。
答:INTR:可屏蔽中断请求输入引脚。
NMI:不可屏蔽中断请求输入引脚INTA:可屏蔽中断响应引脚INT n :软件中断指令,其中n为中断类型号INTO:溢出中断,运算后若产生溢出,可由此指令引起中断。
CLI:中断标志位IF清0STI:置位中断标志位为13. 8086/8088系统中可以引入哪些中断?答:(1)外部中断两种外部中断:不可屏蔽中断NMI和可屏蔽中断INTR(2)内部中断内部中断又称软件中断,有三种情况引起:①INT n :中断指令引起的中断②CPU的某些运算错误引起的中断:包括除法错中断和溢出中断③由调试程序debug设置的中断:单步中断和断点中断。
4. CPU响应中断的条件是什么?简述中断处理过程。
答:CPU响应中断要有三个条件:外设提出中断申请;本中断位未被屏蔽;中断允许。
可屏蔽中断处理的过程一般分成如下几步:中断请求;中断响应;保护现场;转入执行中断服务子程序;恢复现场和中断返回。
CPU在响应外部中断,并转入相应中断服务子程序的过程中,要依次做以下工作:⑴从数据总线上读取中断类型号,将其存入内部暂存器。
微机原理第七章题库
第七章注意的问题:本章中控制信号后面的#表示此信号低电平有效。
一、选择1、 8086/8088CPU对I/O端口使用()编址方法。
A、独立B、统一C、直接D、间接2、 8086/8088CPU使用()根地址线对I/O编址。
A、 8B、 10C、16D、203、 8086/8088CPU对I/O端口的最大寻址空间为()。
A、 8KBB、 16KBC、64KBD、1MB4、 8086有一个独立的I/O空间,该空间的最大范围是()A、 8KBB、 16KBC、64KBD、1MB5、 8086CPU采用I/O独立编址方式,可使用()线的地址信息寻址I/O端口。
A、 AD7-AD0B、 AD15-AD0C、 AD19-AD0D、 AD23-AD06、某8088CPU构成的系统中,用10根地址线对I/O端口寻址,因而I/O端口的地址空间为()A、 1KBB、 10KBC、16KBD、64KB7、某8088CPU构成的系统中,占用地址空间0-1FFH,因而至少需用()根地址线对I/O端口寻址。
A、 8B、 9C、 10D、 118、若某8086CPU构成的系统中,具有1024个8位端口,则至少需用()根地址线对I/O端口寻址。
A、 4B、 8C、 10D、 169、 8086/8088CPU读写一次存储器或I/O端口操作所需要的时间称为一个()A、总线周期B、指令周期C、时钟周期D、基本指令执行周期10、 8086/8088CPU的基本I/O总线周期为()个时钟周期A、 6B、 5C、 4D、 311、在8088CPU构成的系统中,组合16位的I/O端口时,最好将其起始地址选为()地址A、奇B、偶C、页D、段12、在8088CPU构成的系统中,组合16位的I/O端口时,最好将其起始地址选为偶地址是为了()A、减少执行指令的总线周期B、减少执行指令的字节数C、节省占用的内存空间D、对内存单元快速寻址13、 8086/8088CPU按I/O指令寻址方式得到的地址是( )A、物理地址B、有效地址C、段内偏移量D、 I/O端口地址14、 8088 CPU对地址为240H的I/O端口读操作指令为()A、 MOV AL,240HB、 MOV AL,[240H]C、 IN AL,240HD、 MOV DX,240H IN AL,DX15、 8086/8088CPU的输出指令OUT Dest,Src中目的操作数Dest只能是()A、 8位或16位端口地址B、 8位端口地址或DX寄存器C、 16位寄存器D、任意16、 8086/8088CPU的输入指令IN Dest,Src中目的操作数Dest只能是()A、 8位或16位端口地址B、 8位端口地址或DX寄存器C、 16位寄存器D、任意17、 8086CPU的输入指令是将输入设备的一个端口中的数据传送到()寄存器。
8237 内部结构及引脚_微型计算机原理及应用教程(第2版)_[共9页]
1837.5.2 8237内部结构及引脚8237A DMA 控制器有4个独立的通道,每个通道均有64KB 寻址与计数能力,并且可以用级联方式来扩充更多的通道。
它允许在外部设备与系统存储器以及系统存储器之间直接变换信息,其数据传送率可达1.5MB/s 。
它提供了多种控制方式和操作模式,大大增强了系统的性能,8237A 是一个高性能通用可编程的DMAC 。
1.8237A 的引脚8237A DMA 控制器是一个40个引脚的双列直插式组件,如图7-13所示。
由于它既作主控者又作受控者,故其外部引脚设置也独具特色,它的I/O 读/写线(IOR 、IOW )和地址线(A 0~A 3)是双向的,另外,还设置了存储器读/写线(MEM 、MEMV )和16位地址输出线(DB 0~DB 7、A 0~A 7)。
这些都是其他I/O 接口芯片所没有的。
下面对各引脚功能加以说明。
DREQ 0~DREQ 3:外部设备对4个独立通道0~3的DMA 服务请求,由申请DMA 传送的设备发出,可以是高电平或低电平有效,由程序选定。
它们的优先级是按DREQ 0最高,DREQ 3最低的顺序排列的。
DACK 0~DACK 3:8237控制器发给I/O 设备的DMA 应答信号,有效电平可高可低,由编程选定,在PC 系列中将DACK 编程为低电平有效,系统允许多个DREQ 信号同时有效,即可以几个外部设备同时提出DMA 申请,但在同一个时间,8237A 只能有一个回答信号DACK 有效,为其服务。
这一点类似于中断请求/中断服务的情况。
HRQ :总线请求,高电平有效,是由8237A 控制器向CPU 发出的要求接管系统总线的请求。
HLDA :总线应答,高电平有效,由CPU 发给8237A 控制器。
HLDA 有效时,表示CPU 已让出总线。
IOR /IOW :I/O 读/写信号,是双向的。
8237A 为主态工作时,它们是输出。
在DMAC 控制下,对I/O 设备进行读/写。
微型计算机原理
微型计算机原理第一章微型计算机系统导论微型计算机是指以微处理器为核心,配上存储器、输入/输出接口电路等所组成的计算机(主机)。
微型计算机系统是指以微型计算机为中心,配以相应的外围设备、电源和辅助电路(统称硬件)以及指挥计算机工作的系统软件所构成的系统(图见P4)。
冯·诺依曼体系:·以二进制形式表示指令和数据·程序和数据事先存放在存储器中,计算机在工作时能够高速的从存储器中取出指令加以执行。
·由运算器、控制器、存储器、输入设备和输出设备等五大部件组成计算机硬件系统。
总线:是指计算机中各功能部件间传送信息的公共通道(单)地址总线AB:在对存储器或I/O端口进行访问时,传送有CPU提供的要访问的存储单位或I/O端口的地址信息。
(双)数据总线DB:从存储器取指令或读写指令对I/O端口进行读写操作时,指令码或或数据信息通过数据总线送往CPU或由CPU送出。
(单)控制总线CB:各种控制或状态信息通过控制总线由CPU送往有关部件,或者从有关部件送往CPU。
微处理器是微型计算机的核心,它是将计算机中的运算器和控制器集成在一块硅片上制成的集成电路芯片,也称为中央处理单元(CPU)。
微处理器由运算器ALU、控制器CU、内部寄存器R三部分组成。
1、运算器:又称算术逻辑单元,用来进行算术或逻辑运算以及移位循环等操作。
参加运算的两个操作数一个来自累加器A,另一个来自内部数据总线,可以是数据缓冲寄存器DR中的内容,也可以是寄存器阵列RA中某个寄存器的内容。
2、控制器:又称控制单元,是全机的指挥中心。
它负责把指令逐条从存储器中取出,经译码分析后向全机发出取数、执行、存数等控制命令,以保证正确完成程序所要求的功能。
控制器包括:a、指令寄存器IR:用来存放从存储器取出的将要执行的指令码。
当执行一条指令时,先把它从内存取到数据缓冲寄存器DR中,然后再传送到指令寄存器IR中。
b、指令译码器ID:用来对指令寄存器IR中的指令操作码字段进行译码。
微机原理 微型计算机中断系统剖析
23
第九章
② 利用DOS功能调用设置中断服务程序的入口地址表
…… PUSH DS MOV AX,SEG INTRAD; MOV DS,AX MOV DX,OFFSET INTRAD MOV AL,N MOV AH,25H INT 21H POP DS ……
24
第九章
3、中断类型号的获取 矢量中断中,中断入口地址依赖中断类型号,中断型号获取
方法:
对于专用中断:除法出错、单步中断、不可屏蔽中断、断点
中断和溢出中断,由CPU分别提供中断类型号0~4;
对于用户自己确定的软件中断INT n,类型号由n决定;
对于INTR引脚上的中断:
–由硬件电路设计产生中断类型号。 –可用8259A获取中断类型号。
25
第九章
三、中断服务子程序
1、中断服务子程序特点 为”远”过程(类型为FAR) 要用IRET指令返回 2、中断服务子程序一般结构形式 保护现场(PUSH reg’s) 开中断(STI) 进行中断处理 关中断(CLI) 恢复现场(POP reg’s) 中断返回(IRET)
9
第九章
2、内部中断(软件中断) 由三种情况引起:
由软中断指令INT n引起
INT n指令,类型号n(0-255)。
由CPU运算错误引起
① 除法出错中断:类型号0 ② 溢出中断:类型号4,由INTO指令引起的中断;
10
第九章
2、内部中断(软件中断)(续)
由调试程序debug设置的中断 ① 单步中断:
教材第七章内容
第九章 微型计算机中断系统
9-1 概述
9-2 可屏蔽中断处理过程 9-3 中断优先级和中断嵌套 9-4 可编程中断控制器8259A
第7章作业参考答案
1.13 80X86系统中,用来确定硬件中断服务程序的入口地址的 系统中, 系统中 是 。 (C) ) A.主程序中的调用指令 主程序中的调用指令 B.主程序中的转移指令 主程序中的转移指令 C.中断控制器发出的类型码 中断控制器发出的类型码 D.中断控制器中的中断服务寄存器 中断控制器中的中断服务寄存器ISR 中断控制器中的中断服务寄存器 1.14 CPU通常在 时响应中断。 通常在 时响应中断。 (D) ) A. 取指周期结束 B. 外设提出中断申请 C. INTR为高电平 为高电平 D. 一条指令结束 1.15 80X86系统中, IRET指令执行的出栈恢复操作不包括断 系统中, IRET指令执行的出栈恢复操作不包括断 系统中 点处的 。 (B) ) A. CS B. SS C. FLAGS D. IP
第7章作业参考答案 章作业参考答案
一、单选题:将正确答案的序号填入 单选题: 上 。 1.1 在PC/XT微机中,NMI中断的中断向量在中断向量表中的 微机中, 微机中 中断的中断向量在中断向量表中的 。(C) 位置是 。( ) A. 由程序指定的 B. 由DOS自动分配的 自动分配的 C. 固定在 固定在0008H开始的 个字节中 开始的4个字节中 开始的 D. 固定在中断向量表的表首 1.2 如果有多个中断同时发生,系统将根据中断优先级响应优 如果有多个中断同时发生, 先级最高的中断请求。若要调整中断事件的响应顺序, 先级最高的中断请求。若要调整中断事件的响应顺序,可以利 。 (B) ) 用 A. 中断响应 A. NMI B. 中断屏蔽 B. INTR C. 中断向量 D. 中断嵌套 。(C) 。( ) D. 单步中断 1 1.3 8086对下列中断优先级响应最高的请求是 对下列中断优先级响应最高的请求是 C. 内部软件中断
微机原理复习题_第1、7章_序论、中断系统
第一章序论一.填空题1.与十进制数45等值的二进制数是______;与十进制数67等值的十六进制数是______。
答案:101101B;43H技巧:45=16×2+13=2DH=101101B ; 67=16×4+3=43H2.(250)10=()16=()2=()8答案:FA;11111010;372技巧:250=16×15+10=FAH=1111 1010B=372Q3.若X= -1010100,机器字长为8,则[X]原码 =______,[X]反码 =______ ,[X]补码 =______。
答案:11010100;10101011;101011004.对于字长为8的定点整数,其原码、反码的表示范围是______,补码的表示范围是______。
若N=-1010100,n=8,则[N]原码=______,[N]反码=______,[N]补码=______。
答案:-127~+127;-128~+127;11010100;10101011;101011005.已知X= +1011001,则 [X]补=______;已知Y =-1011001,则 [Y]补=______。
答案:01011001;101001116.已知X=-0.1011001,则 [X]补=______;已知Y=-0.1011001,则 [Y]反=______。
答案:1.0100111;1.01001107.字符“A”的ASCII码为41H,则字符“D”的ASCII码应为:______;字符“0”的ASCII码为30H,则字符“8”的ASCII码应为:______。
答案:44;388.若X=-107,Y=+74,按8位二进制可写出:[X]补=______;[Y]补=______;[X+Y]补=______;[X-Y]补=______答案:1001 0101B;0100 1010B;1101 1111B;0100 1011B分析:107=16×6+11=6BH ∴ [X]补=0-6BH=95H ;74=16×4+10=4AH ∴ [Y]补=4AH ;[-Y]补=0-[Y]补=B6H [X+Y]补=95H+4AH=DFH ;[X-Y]补=[X]补+[-Y]补=95H+B6H=4BH或[X-Y]补=[X]补-[Y]补=95H-4AH=4BH (有溢出,结果出错)9.110101.11B=______D答案:53.75 分析:11 0101B=35H=16×3+5=53D 0.11=1×2-1+1×2-2=0.7510.若[X]补=0011 0011B,[Y]补=1100 1100B,则[X-Y]补=______B,运行结果对状态标志ZF、SF、OF的影响为______、______、______。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
7.3.4 8259A的编程方法
ICW4
D3(BUF):规定8259A是否工作于缓冲方式。 0:非缓冲方式 1:缓冲方式。 D2(M/S#):在缓冲方式下用来表示本片是主片还是 从片。
0:从片
1:主片
当BUF=0时则M/S#不起作用。
7.3.4 8259A的编程方法
ICW4
D1(AEOI):规定8259A中断的结束方式。 0:正常中断结束。要求CPU发命令去复位ISRi。 IBM PC采用该方式。
D2~D0 :在8086/8088系统中不用(000)。
7.3.4 8259A的编程方法
7.3.4 8259A的编程方法
IBM PC/XT机中由8259A管理的8级外部中断IR0~ IR7的中断类型码为08H~0FH。
举例:
设置的ICW2=08H,端口地址为21H。
MOV AL,08H
OUT 21H,AL
特征位 无用 清除特殊屏蔽 设置特殊屏蔽 0 0 1 1 0 1 0 1
无用
随 后 读 IRR 随 后 读 ISR
1—查 询 命 令 0—非 查 询
7.3.4 8259A的编程方法
OCW3
D7位:无关位,可设为任意值,一般设为0。
D6位:ESMM位,即允许特殊屏蔽方式位。该位为1 时SMM位才有意义。 D5位:SMM即特殊屏蔽方式位。 1:设置特殊屏蔽方式; 0:清除特殊屏蔽方式。 D4、D3位:是特征位,01B。
7.3.4 8259A的编程方法
OCW2 R位:决定系统的中断优先级是否按自动循环方式 设置。 1:采用优先级自动循环方式;
0:采用优先级非自动循环方式。
优先级自动循环方式用于多个中断源其优先级相 等的场合 。 SL位:决定OCW2中的L2、L1、L0是否有效,如为1 则3位都有效,否则为无效。
7.3.4 8259A的编程方法
OCW2 EOI位:中断结束命令。当EOI为1时,使当前ISR 中的对应位ISRi复位。 L2、L1、L0有两个功能:
SL为1时,L2、L1、L0有效。
一是当OCW2为特殊的中断结束命令时,L2、L1、 L0将指出要清除当前ISR中的哪一位; 二是当OCW2为特殊的优先级循环方式命令时,L2、 L1、L0将指出循环开始时哪个中断的优先级最低。
7.3.4 8259A的编程方法
7.3.4 8259A的编程方法
ICW3
(2)对于从8259A(输入端SP#=0) 控制字格式如图所示
7.3.4 8259A的编程方法
在IBM PC/XT机中,仅用1片8259A,能提供8级中 断请求。在IBM PC/AT机中用2片8259A组成级联方式, 最多可以提供15级中断请求。
8259A有三个操作命令字:
OCW1、OCW2、OCW3。
7.3.4 8259A的编程方法
OCW1 写OCW1的标记为:A0=1。 OCW1用来写入IMR寄存器。 当某一位Mi=1时,则对应于该位的中断请求就受 到屏蔽; 当某一位Mi=0时,则对应于该位的中断请求得到 允许进入系统。 例如:OCW1 =15H,则IR4、IR2和IR0引脚上的中 断请求被屏蔽,其他引脚上的中断请求则允许进入系 统。
A0 0
D7 R
D6 SL
中断级别编码 7.3.4 8259 A的编程方法 EOI 0 0 L L L
2 1 0
D5
D4
D3
D2
D1
D0
0 1 2 3 4 5 6 7 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1
特征位
0 0 1 1 0 1 1 0
7.3.4 8259A的编程方法
对8259A的编程分为两类: 初始化编程
操作过程编程
8259A的软件编程必须按照先初始化编程,然后进 行操作方式编程的顺序。
7.3.4 8259A的编程方法
初始化编程
初始化编程的主要任务: (1)复位芯片。 (2)设定中断请求信号有效的形式。 (3)设定是单片,还是级联。 (4)设定中断类型号。
ICW1
D7~D5 :在8086/8088系统中不用(000)。 D4:设置为1,指示ICW1的标志位。 D3(LTIM):设定中断请求信号触发的方式。
1:电平触发方式;
0:边沿触发方式。 D2(ADI):在8086/8088系统中不起作用(0)。 D1(SNGL):1:单片方式,0:级联方式。 D0 (IC4):1:设置ICW4,0:不设置ICW4。
7.3.4 8259A的编程方法
ICW1
ICW1可完成初始化任务的前三项: (1)复位芯片。 (2)设定中断请求信号有效的形式。
(3)设定是单片,还是级联。
注意:在写入ICW1后,除完成ICW1规定的功能外, 同时复位芯片,隐含有清IMR、默认中断优先级为 IR0>IR1>……>IR7等的功能。
7.3.4 8259A的方法
当计算机刚启动时,用初始化程序设定ICW,即由 CPU按次序发送24个不同格式的ICW,用来建立起 8259A操作的初始工作状态,此后的整个工作过程中该 状态保持不变。 操作命令字(OCW)用于动态控制中断处理,是在需 要改变或控制8259A操作时随时发送的。 注意:当发出ICW或OCW时,CPU中断申请引脚INTR 应关闭(使用CLI指令)。
ICW3
(1)对于主8259A(输入端SP#=1) D7~D0(S7~S0):当某位为1时,表示该位对应 的IRi端接一从片8259A。
例如:当ICW3=F0H时,则表示在IR7 、IR6、IR5、 IR4引脚上接有8259A从片,而IR3、IR2、IR1、IR0引 脚上未接从片。 注意:清0的位,其对应的IRi上可直接连接外设 来的中断请求信号端。
7.3.4 8259A的编程方法
OCW3
D2位:P位。
1:该OCW3用做查询命令 0:非查询方式。 D1、D0位:RR位和RIS位。 这两位的组合用于指定对中断请求寄存器(IRR)和 中断服务寄存器(ISR)内容的读出。 D1D0=10时,表明紧接着要读出IRR的值;
D1D0=11时,表明紧接着要读出ISR的值。
P=1时:选择查询方式
P=0时:选择非查询方式
选择查询方式:OCW3为00001100B(0CH)
选择非查询方式:OCW3为00001000B(08H)
7.3.4 8259A的编程方法
读8259A的状态(IMR、IRR、ISR)
1、读IMR: IN AL,21H (A0=1的端口) 2、读IRR: MOV AL,00001011B OUT 20H,AL IN AL,20H 3、读ISR: MOV AL,00001010B OUT 20H,AL IN AL,20H 7.3.4
7.3.4 8259A的编程方法
7.3.4 8259A的编程方法
ICW4
D7~D5 :8088模式下为000B。 D4(SFNM):中断嵌套位。 0:一般全嵌套方式。 1:特殊全嵌套方式。 一般全嵌套方式:在处理中断的过程中,只有当 更高级的中断请求到来时,才能进行嵌套。 特殊全嵌套方式:在处理某一级中断时,允许响 应或嵌套同级的中断请求。通常用于多个8259A级联的 系统。
7.3.4 写ICW18259 A0A的编程方法 =0,D4=1
写ICW2 A0=1
是
SNGL=1 否
写ICW3
否
A0=1
按顺序对A0=1端口 写入命令字
IC4=1 是
写ICW4
A0=1
7.3.4 8259A的编程方法
操作过程编程
初始化完成后,8259A进入响应中断的工作状态, 准备接收中断请求信号。在8259A工作其间,可以通过 操作命令字OCW使其以不同的方式操作。 操作过程编程主要完成以下任务: 对中断请求的屏蔽、优先级循环控制、中断结束 方式、对内部控制寄存器的查询等。
7.3.4 8259A的编程方法
7.3.4 8259A的编程方法
ICW4
ICW4:方式控制初始化命令字。 该字写入8位的方式控制寄存器。 写ICW4控制字标记为:A0=1。
是否需要ICW4由应用决定,只有在需要特殊全嵌套方式、 缓冲方式、中断自动结束方式时,才设置ICW4,否则,可不设 置ICW4。同时,是否需要ICW4,应在ICW1中指出。 当不设置ICW4时,缺省为:非特殊全嵌套方式、非缓冲方 式、非中断自动结束方式。
7.3.4 8259A的编程方法
两组7个寄存器占用2个I/O端口地址(在PC机中 8259A的端口地址为20H和21H): A0 命令字
0(20H) 1(21H)
ICW1、OCW2、OCW3 ICW2、ICW3、ICW4、OCW1
7.3.4 8259A的编程方法
ICW1、OCW2、OCW3由A0、D4和D3三位状态寻址:
1:自动结束中断方式。在CPU响应中断请求过程 中的第2个INTA脉冲上升沿,自动复位ISR中的相应位。 D0(μPM):规定8259A工作于哪种CPU系列。
1:工作于8086/8088系统中
0:工作于8080/8085系统中
7.3.4 8259A的编程方法
注意
初始化从写入ICW1开始,然后顺序写入ICW2、 ICW3、ICW4。虽然ICW2、ICW3、ICW4地址相同,但顺 序是固定的,因而不会发生错误。 ICW1、ICW2是必须写入的。是否写入ICW3、ICW4, 分别由ICW1的SNGL和IC4位的状态决定。
(5)设定优先排队规则。
(6)设定中断处理结束时的结束规则。
7.3.4 8259A的编程方法
ICW1
ICW1称为:芯片控制初始化命令字,用于启动 8259A中的初始化顺序。 该字写入8位的芯片控制寄存器。
写ICW1的标记为:A0=0,D4=1。