Cadence下原理图的检查,网表的生成处理

网络表的生成（二）
在右图中，要生成PADS 能识别的PCB网表，一 定要注意选择，首先要 选择最上面按钮的最后 一个，红色圈定的部分 Other。 然后拖动该图面中的滚 动条，如红色圈定的。 找到padspcb.dll这个 选项，点中即可。 确定后即可生成网表。




网络表的生成（三）

左图中红色所圈 定的部分就是所 产生的网表文件。 左图中兰色所圈 定的部分是以上 所做DRC检查时生 成的DRC检查文件。
第四讲
Cadence下原理图的检查，网 表的生成
课程简介

课程内容：.Cadence下原理图的检查，网表的生 成及其它后处理工作。 课程目的：掌握原理图检查方法，掌握网表的生 成方法及其它后处理方法。 讲座时间：30分钟


本节主要内容

后处理事宜

更改标题栏。 更新元件标号。 添加PCB封装。 DRC检查。 网表生成。 元件清单生成。
更新元件标号（一）

用FileOpenProject打开上节所建立工程。 在工程页面上用ToolsAnnotate菜单命令或用下图中红圈中的工 具栏命令来实现元件的重新编号。
更新元件标号（二）



左图是弹出的更新网络 标号菜单。注意图中的 红圈和兰圈。 要想更新元件的编号， 要先复位元件的编号到 R?或C?或U?等。即先进 行红圈操作。确定后会 在图中看到，所有的编 号都被复位。 然后再点击兰圈所圈定 的选项确定后就可以看 出器件编号被重新编过 了。

元件清单的生成


按右图进行设定就可 生成元件报表清单。 下图中反色的部分就 是新生成的器件清单
元件清单的生成

右图是元件清单的 列表，以第1项为例， 第二个列的21代表 元件的数量，接下 的所属同一值的电 容编号，最后这些 电容的统一电容值。
本讲结束

画原理图的最简单方法。

原理图上元件网络线的最终确定还要 看PCB的布局，主要是看接插件、总线 驱动器件、CPLD等网络线可灵活变动 的器件在走线时的情况。
添加PCB封装（二）
添加PCB封装（三）


逐个修改，完成添加PCB封装工作。 对于不确定的封装，可先命名，最后去对应 PCB的封装库。
DRC的检查（一）

在工程图面下用Tools工具菜单下的反色的命令或用 上图中红圈中红色对号上的DRC工具按钮，进行DRC检 查。
DRC的检查（二）


ቤተ መጻሕፍቲ ባይዱ
右图是常用的拼接 式电路图的DRC检查 设置。如果是层次 图的话还要选择相 应的与层次图有关 的部分。 确定后即可查看输 入结果。
更新编号前后的对比



其中U7 U6 C150 C26 P3 P1 R141 R14
添加PCB封装（一）



左图是我们所打开工程样例的第 一页图中的部分，按住Ctrl可以 选择多个器件，然后点击鼠标右 键弹出菜单，注意左图中反色的 部分，选择此即可编辑元件的属 性。 在下面弹出的图面中，拖动下面 的滚动条，找到红圈所圈定的PCB Footprint部分，就可以添加PCB 封装了 添加方法，是选中这几个电容的 栏，然后依次输入0603，也可选 中这几栏，然后用点击鼠标右侧， 在弹出的菜单中选择Edit，再在 弹出的对话框中输入封装值。
更改标题栏




用FileOpenProject打开上 节所建立工程。注意每页图右 下角的标题栏，右上图中是三 幅图相同的标题栏，注意图中 的红圈部分。我们做相应的修 改。 只要点击红圈中的部分我们就 可以修改该参数。 第一页修改后的情况如右下图 所示。 第二、三页在与第一页做相同 修改的情况下，还要修改右下 图中画兰圈的部分。就是所属 三页图中的第几页。
DRC的检查（三）

依上图Session Log中的报错 情况，找到原理图的相应部分， 从右图可以看出，出错的部分 已经被绿圈圈住。图中ADDR24 的确没有连接网络。图中的 nOE也的确没有连接到其它图 页上。再次进行相应处理图后 DRC检查正确。
网络表的生成（一）

用Tools工具菜单下的反色部分Create Netlist命令来实现网表的生成，也可以用 上图中红圈中的图标工具按钮来生成网表。