数字钟的设计
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计数值直接与时间相关，在特定的计数值通过译码器输出 控制信号。 （3）微控制器
70年代末发展起来的，以大规模集成技术为依据， 以计算机为核心的一类新型控制器，它往往把信息处理和 控制部分溶为一体。
数字钟的设计
7、系统电路的综合和优化 在信息处理的各功能模块和控制电路达到预期要求后，
即可把上述各部分予以综合和优化，以构成系统电路，此 时应注意以下问题： （1）电路化简
数字钟的设计
三、电子产品设计主要内容 电子产品设计一般应包含系统功能设计、可靠性设计和
产品化设计三个主要部分。我们着重突出系统功能设计。
Biblioteka Baidu
数字钟的设计
四、电路设计的一般方法 1、根据提出的问题，分析论证，找出其在技术上的可 行性，写出论证报告； 2、明确设计任务和要求，选择总体设计方案； 3、单元电路设计； 4、总体电路设计； 5 、用实验的方法完成电路的功能； 6 、撰写实验报告。
2、计数器模块设计 可选用74LS90及门电路进行设计 设计方法采用反馈复位法。
74LS90引脚图
74LS163功能表
输入
输出
CLEAR LOAD P T CLOCK A B C D QA QB QC QD
L
X XX ↑ X X X X L L L L
H
L XX
↑
D0 D1 D2 D3 D0 D1 D2 D3
数字钟的设计
基础部
数字钟的设计
一、课程目标 1、通过实训学会数字系统的设计方法； 2、通过实训学习元器件的选择及集成电路手册查询方法； 3、通过实训掌握电子电路调试及故障排除方法； 4、熟悉数字实验箱的使用方法。
数字钟的设计
二、设计任务 设计一个可以显示时、分、秒的数字钟。
要求： 1、24小时为一个计数周期； 2、具有整点报时功能； 3、主要采用中小规模集成电路完成设计； 4、电源电压+5V。
74LS00
A1 B1 Y1 A2 B2 Y2 GND VCC CY QA QB QC QD T
74LS161
CP A B C D P GND 秒脉冲
校时电路
VCC
10k
10k
正常输入信号
＆
＆
正常输入信号 或校正信号
≥
＆
OUT
＆
＆
校正信号
整点报时电路
≥
1KΩ
＆
＆
＆
＆
QC QAQDQA 分的十位、个位
3、设计系统方框图 系统方案确定之后，可以把构成系统的各单元模块及
控制关系用方框图表示出来。
4、逻辑功能划分 根据系统的方框图和工作情况，将系统划分为信息处
理和控制电路两部分。 5、信息处理电路的设计
根据信息处理电路的功能要求，将其分成若干功能模 块，然后根据功能模块的类型，即组合电路类型和时序电 路类型，分别进行各功能模块的设计，经设计和测试，肯 定其性能合符设计要求，且无竞争冒险。然后转入控制电 路设计。
五、数字系统的设计步骤 数字系统通常是指能完成比较复杂逻辑功能的若干数
字电路的集合。数字系统由信息处理电路和信息控制电路 两部分构成。信息处理电路主要完成信息的采集、传输、 处理等工作；控制电路的作用主要是协调和管理各信息处 理单元电路的工作，定时发出控制信号，使各部分电路协 调一致的完成系统规定的任务。设计步骤如下： 1、分析、确定系统功能
CP A B C D P GND VCC A4 B4 Y4 A3 B3 Y3
74LS08
A1 B1 Y1 A2 B2 Y2 GND VCC CY QA QB QC QD T
74LS161
CP A B C D P GND
VCC CY QA QB QC QD T
74LS161
CP A B C D P GND VCC A4 B4 Y4 A3 B3 Y3
H
H HH ↑ X X X X
计数
H
H LX ↑ X X X X
保持
H
H XL
X
XX X X
保持
四—2输入与非门
VCC A4 B4 Y4 A3 B3 Y3 74LS00
A1 B1 Y1 A2 B2 Y2 GND
74LS00引脚图
四—2输入与门
VCC A4 B4 Y4 A3 B3 Y3 74LS08
A1 B1 Y1 A2 B2 Y2 GND
74LS08引脚图
四—2输入或门
VCC A4 B4 Y4 A3 B3 Y3 74LS32
A1 B1 Y1 A2 B2 Y2 GND
四—2输入或非门
VCC Y4 B4 A4 Y3 B3 A3 74LS02
Y1 B1 A1 Y2 B2 A2 GND
二— 4输入与非门
系统设计首先要做的是必须仔细分析设计要求，明确 系统的任务，所要达到的技术性能、精度指标等等。
2、确定系统方案 明确系统技术性能以后，应考虑如何实现这些系统功
能，即采用哪种电路来完成它，对于功能比较简单的系统 可采用中、小规模集成电路构成，即为纯硬件电路。对于 功能复杂的系统可考虑微控制器辅助实现。
LT
d
d
BI
c
c
RBI
b
b
a
a
300Ω
VCC
译码显示模块设计 用74LS247——4线七段译码器
VCC f g a b c d e
74LS247
Q1 Q2 LT BI RBI Q3 Q0GND
g f Vcc a b
10 9 8 7 6
12 3 45
e d Vcc c dp
使用说明: (1)要求0至15时，消隐输入（BI）必须开路或保持高电平。如果 不需要十进制0消隐，则串行消隐输入（RBI）必须开路或为高电平。 （2）消隐输入（BI）直接加低逻辑电平时，所有段的输出为高电 平，而与其它的输入电平无关。 （3）当串行消隐输入（RBI）和A、B、C、D输入端为低电平，灯 测试输入为高电平，所有段输出变高。同时串行消隐输出（RBO） 变大批低电平。 （4）当消隐输入/串行消隐输出（BI/REO）开路或保持高电平并 在灯测试输入端加低电平，则所有段输出为低。BI/RBO为“线与” 逻辑，用作消隐输入（BI）和/或串行消隐输出（RBO）。 实验方法按下图连接电路。
QC QA 秒的十位
1KHZ QDQA 秒的个位
500HZ
VCC 51Ω
8050
尽管标准TTL和LSTTL输入端悬空相当于高电平，但 考虑到悬空输入端易引入干扰信号，故各种门、触发器、 计数器等的未用空闲端，不论是TTL还是CMOS器件，都 应妥善的接至某一固定电平或并联使用。
数字钟的设计
（4）输入端外接电阻的影响 对于TTL器件，输入端外接的上拉电阻在保证输入电流大 于IiH的前提下，可尽量取得大一些，以减少电阻损耗。下 拉电阻应保证输入电流大于IiL，通常≤1k，CMOS器件， 通常上下拉电阻均≤1M. （5）输入端并联的影响 对于TTL与非门N个输入端并联使用时，IiL总=NIiL ，IiH总 =NIiH，对于N个TTL或非门输入端并联使用时，IiL总=NIiL ， IiH总=NIiH。
数码管 数码管是进行数码
显示的，分为共阳数码 管和共阴数码管，它是 将7段条形发光二极管 的阳极或阴极连接在一 起，控制它的阴极或阳 极而点亮显示不同字符。
41056共阳极
g f Vcc a b
10 9 8 7 6
12 3 45
e d Vcc c dp
VCC CY QA QB QC QD T
74LS161
数字钟的设计
6、控制电路设计 控制电路是整个数字系统的核心，它根据外部输入信
号及由受其控制的信息处理电路来的状态信号，产生对受 控电路的控制信号，有时也产生外部输出信号。小型数字 系统常用的控制电路有如下三种： （1）移位型控制器
由移位寄存器或具有延时特性的触发器组成控制电路。
数字钟的设计
（2）计数型控制器 由计数器构成控制电路，计数器对时钟脉冲计数，
系统电路构成以后，应审查一下总的逻辑关系，检查 是否还有化简的可能（特别是组合逻辑部分），尽量减少 集成电路的数量。
数字钟的设计
（2）器件间或电路间的电平配合 系统内最好采用同一类型器件。当采用不同类型器件时注 意处理相互间的电平配合。不同电源电压的数字电路之间、 模拟与数字电路之间更需要注意电平配合。 （3）空闲端的处理
数字钟的设计
（6）COMS门的并联应用 为了提高COMS门的驱动能力，将同一芯片内的若干
个输入和输出端并联应用，输出驱动能力将提高N倍。 8、系统性能测试
包含三个部分的工作： （1）系统故障诊断与排除
即使信息处理各功能模块及控制电路均已达到预期性能， 但整体综合后仍可能出现各种电路故障，必须排查。
1、设计一个精准的秒脉冲产生电路； 2、设计60进制、24进制计数器； 3、设计译码显示电路； 4、设计整点报时电路。
1、秒脉冲产生电路
(1)用CD4060结合晶振产生标准的秒脉冲; (2)用555定时器实现. 由于晶振不便在面包板上连接，因此建议 使用555实现。
VCC Q10 Q8 Q9 Rd CP1 CP0 CP0 16 15 14 13 12 11 10 9
CD4060
1 2 3 45 6 7 8 Q12 Q13 Q14 Q6 Q5 Q7 Q4 GND
14位振荡器/分频器
VCC 2Rd 2D 2CP 2Sd 2Q 2Q 74LS74
1Rd 1D 1CP 1Sd 1Q 1Q GND 双D触发器
电阻和电容构成一个RC 积分电路，其输入端接施密特触发器的输出端，其输 出端接施密特触发器的输入端。用555定时器构成多谐振荡器就是这个思路。 于是，我们先用555定时器构成一个施密特触发器，再把这个施密特触发器改 接成多谐振荡器[图6.5.6]。不过，我们这个施密特触发器稍微复杂一些，除 了“二六一搭”以外，又增加了一个电阻 R1。 R1与555定时器内部的放电管 TD 构成了一个反相器。逻辑上，这个反相器的输出与555定时器的输出完全 相同。因此，这个施密特触发器有两个输出端，分别为555定时器的3号脚和7 号脚。我们看到，电阻R2和电容C成了RC积分电路，施密特触发器的一个输 出端（7号脚）接RC积分电路的输入端，RC 积分电路的输出端接施密特触发 器的输入端。这样，一个多谐振荡器就成了。也许有人会问，为什么要用两 个输出端的施密特触发器呢？一个输出端的施密特触发器也可以呀！因为施 密特触发器的另外一个输出端（3号脚）专门作为多谐振荡器的输出，所以我 们可以最大限度地保证多谐振荡器的带负载能力。这个多谐振荡器可以驱动 小型继电器。
VCC D2 C2 空 B2 A2 Y2 74LS20
A1 B1 空 C1 D1 Y1 GND
A
B C
﹠
Y
D
二— 4输入与门
VCC D2 C2 空 B2 A2 Y2 74LS21
A1 B1 空 C1 D1 Y1 GND
A
B C
﹠
Y
D
接计数器
+5V GND
VCC D
C
g
g
B
f
f
A
e
e
74LS247
R1
100K
R2
100K
C
4.7μ
+VCC
8
4
7
3
555
6
5
2 1
0.01μ
图示电路振荡频率f=1.43/[（2R2+R1）C]。可取 R1、R2为100K,C为04.7μF。
+VCC
R1
8
4
7
3
R2
555
6
5
2
C
1
0.01μ
图示电路振荡频率f=1.43/（2R2+R1）C。可取R1、R2为 48K,C为10μ。
（2）系统功能测试 检查系统所有规定的功能能否完成。
（3）系统性能指标测试 主要是测试系统的精度、稳定度。
9、撰写设计报告 （1）系统详尽的资料； （2）元器件清单； （3）功能与性能测试结果。
六、数字钟设计要点
译码器 时计数器 校时电路
译码器 分计数器
译码器 秒计数器
报时电路
振荡器
多级分频
七、各功能模块设计方案提示
70年代末发展起来的，以大规模集成技术为依据， 以计算机为核心的一类新型控制器，它往往把信息处理和 控制部分溶为一体。
数字钟的设计
7、系统电路的综合和优化 在信息处理的各功能模块和控制电路达到预期要求后，
即可把上述各部分予以综合和优化，以构成系统电路，此 时应注意以下问题： （1）电路化简
数字钟的设计
三、电子产品设计主要内容 电子产品设计一般应包含系统功能设计、可靠性设计和
产品化设计三个主要部分。我们着重突出系统功能设计。
Biblioteka Baidu
数字钟的设计
四、电路设计的一般方法 1、根据提出的问题，分析论证，找出其在技术上的可 行性，写出论证报告； 2、明确设计任务和要求，选择总体设计方案； 3、单元电路设计； 4、总体电路设计； 5 、用实验的方法完成电路的功能； 6 、撰写实验报告。
2、计数器模块设计 可选用74LS90及门电路进行设计 设计方法采用反馈复位法。
74LS90引脚图
74LS163功能表
输入
输出
CLEAR LOAD P T CLOCK A B C D QA QB QC QD
L
X XX ↑ X X X X L L L L
H
L XX
↑
D0 D1 D2 D3 D0 D1 D2 D3
数字钟的设计
基础部
数字钟的设计
一、课程目标 1、通过实训学会数字系统的设计方法； 2、通过实训学习元器件的选择及集成电路手册查询方法； 3、通过实训掌握电子电路调试及故障排除方法； 4、熟悉数字实验箱的使用方法。
数字钟的设计
二、设计任务 设计一个可以显示时、分、秒的数字钟。
要求： 1、24小时为一个计数周期； 2、具有整点报时功能； 3、主要采用中小规模集成电路完成设计； 4、电源电压+5V。
74LS00
A1 B1 Y1 A2 B2 Y2 GND VCC CY QA QB QC QD T
74LS161
CP A B C D P GND 秒脉冲
校时电路
VCC
10k
10k
正常输入信号
＆
＆
正常输入信号 或校正信号
≥
＆
OUT
＆
＆
校正信号
整点报时电路
≥
1KΩ
＆
＆
＆
＆
QC QAQDQA 分的十位、个位
3、设计系统方框图 系统方案确定之后，可以把构成系统的各单元模块及
控制关系用方框图表示出来。
4、逻辑功能划分 根据系统的方框图和工作情况，将系统划分为信息处
理和控制电路两部分。 5、信息处理电路的设计
根据信息处理电路的功能要求，将其分成若干功能模 块，然后根据功能模块的类型，即组合电路类型和时序电 路类型，分别进行各功能模块的设计，经设计和测试，肯 定其性能合符设计要求，且无竞争冒险。然后转入控制电 路设计。
五、数字系统的设计步骤 数字系统通常是指能完成比较复杂逻辑功能的若干数
字电路的集合。数字系统由信息处理电路和信息控制电路 两部分构成。信息处理电路主要完成信息的采集、传输、 处理等工作；控制电路的作用主要是协调和管理各信息处 理单元电路的工作，定时发出控制信号，使各部分电路协 调一致的完成系统规定的任务。设计步骤如下： 1、分析、确定系统功能
CP A B C D P GND VCC A4 B4 Y4 A3 B3 Y3
74LS08
A1 B1 Y1 A2 B2 Y2 GND VCC CY QA QB QC QD T
74LS161
CP A B C D P GND
VCC CY QA QB QC QD T
74LS161
CP A B C D P GND VCC A4 B4 Y4 A3 B3 Y3
H
H HH ↑ X X X X
计数
H
H LX ↑ X X X X
保持
H
H XL
X
XX X X
保持
四—2输入与非门
VCC A4 B4 Y4 A3 B3 Y3 74LS00
A1 B1 Y1 A2 B2 Y2 GND
74LS00引脚图
四—2输入与门
VCC A4 B4 Y4 A3 B3 Y3 74LS08
A1 B1 Y1 A2 B2 Y2 GND
74LS08引脚图
四—2输入或门
VCC A4 B4 Y4 A3 B3 Y3 74LS32
A1 B1 Y1 A2 B2 Y2 GND
四—2输入或非门
VCC Y4 B4 A4 Y3 B3 A3 74LS02
Y1 B1 A1 Y2 B2 A2 GND
二— 4输入与非门
系统设计首先要做的是必须仔细分析设计要求，明确 系统的任务，所要达到的技术性能、精度指标等等。
2、确定系统方案 明确系统技术性能以后，应考虑如何实现这些系统功
能，即采用哪种电路来完成它，对于功能比较简单的系统 可采用中、小规模集成电路构成，即为纯硬件电路。对于 功能复杂的系统可考虑微控制器辅助实现。
LT
d
d
BI
c
c
RBI
b
b
a
a
300Ω
VCC
译码显示模块设计 用74LS247——4线七段译码器
VCC f g a b c d e
74LS247
Q1 Q2 LT BI RBI Q3 Q0GND
g f Vcc a b
10 9 8 7 6
12 3 45
e d Vcc c dp
使用说明: (1)要求0至15时，消隐输入（BI）必须开路或保持高电平。如果 不需要十进制0消隐，则串行消隐输入（RBI）必须开路或为高电平。 （2）消隐输入（BI）直接加低逻辑电平时，所有段的输出为高电 平，而与其它的输入电平无关。 （3）当串行消隐输入（RBI）和A、B、C、D输入端为低电平，灯 测试输入为高电平，所有段输出变高。同时串行消隐输出（RBO） 变大批低电平。 （4）当消隐输入/串行消隐输出（BI/REO）开路或保持高电平并 在灯测试输入端加低电平，则所有段输出为低。BI/RBO为“线与” 逻辑，用作消隐输入（BI）和/或串行消隐输出（RBO）。 实验方法按下图连接电路。
QC QA 秒的十位
1KHZ QDQA 秒的个位
500HZ
VCC 51Ω
8050
尽管标准TTL和LSTTL输入端悬空相当于高电平，但 考虑到悬空输入端易引入干扰信号，故各种门、触发器、 计数器等的未用空闲端，不论是TTL还是CMOS器件，都 应妥善的接至某一固定电平或并联使用。
数字钟的设计
（4）输入端外接电阻的影响 对于TTL器件，输入端外接的上拉电阻在保证输入电流大 于IiH的前提下，可尽量取得大一些，以减少电阻损耗。下 拉电阻应保证输入电流大于IiL，通常≤1k，CMOS器件， 通常上下拉电阻均≤1M. （5）输入端并联的影响 对于TTL与非门N个输入端并联使用时，IiL总=NIiL ，IiH总 =NIiH，对于N个TTL或非门输入端并联使用时，IiL总=NIiL ， IiH总=NIiH。
数码管 数码管是进行数码
显示的，分为共阳数码 管和共阴数码管，它是 将7段条形发光二极管 的阳极或阴极连接在一 起，控制它的阴极或阳 极而点亮显示不同字符。
41056共阳极
g f Vcc a b
10 9 8 7 6
12 3 45
e d Vcc c dp
VCC CY QA QB QC QD T
74LS161
数字钟的设计
6、控制电路设计 控制电路是整个数字系统的核心，它根据外部输入信
号及由受其控制的信息处理电路来的状态信号，产生对受 控电路的控制信号，有时也产生外部输出信号。小型数字 系统常用的控制电路有如下三种： （1）移位型控制器
由移位寄存器或具有延时特性的触发器组成控制电路。
数字钟的设计
（2）计数型控制器 由计数器构成控制电路，计数器对时钟脉冲计数，
系统电路构成以后，应审查一下总的逻辑关系，检查 是否还有化简的可能（特别是组合逻辑部分），尽量减少 集成电路的数量。
数字钟的设计
（2）器件间或电路间的电平配合 系统内最好采用同一类型器件。当采用不同类型器件时注 意处理相互间的电平配合。不同电源电压的数字电路之间、 模拟与数字电路之间更需要注意电平配合。 （3）空闲端的处理
数字钟的设计
（6）COMS门的并联应用 为了提高COMS门的驱动能力，将同一芯片内的若干
个输入和输出端并联应用，输出驱动能力将提高N倍。 8、系统性能测试
包含三个部分的工作： （1）系统故障诊断与排除
即使信息处理各功能模块及控制电路均已达到预期性能， 但整体综合后仍可能出现各种电路故障，必须排查。
1、设计一个精准的秒脉冲产生电路； 2、设计60进制、24进制计数器； 3、设计译码显示电路； 4、设计整点报时电路。
1、秒脉冲产生电路
(1)用CD4060结合晶振产生标准的秒脉冲; (2)用555定时器实现. 由于晶振不便在面包板上连接，因此建议 使用555实现。
VCC Q10 Q8 Q9 Rd CP1 CP0 CP0 16 15 14 13 12 11 10 9
CD4060
1 2 3 45 6 7 8 Q12 Q13 Q14 Q6 Q5 Q7 Q4 GND
14位振荡器/分频器
VCC 2Rd 2D 2CP 2Sd 2Q 2Q 74LS74
1Rd 1D 1CP 1Sd 1Q 1Q GND 双D触发器
电阻和电容构成一个RC 积分电路，其输入端接施密特触发器的输出端，其输 出端接施密特触发器的输入端。用555定时器构成多谐振荡器就是这个思路。 于是，我们先用555定时器构成一个施密特触发器，再把这个施密特触发器改 接成多谐振荡器[图6.5.6]。不过，我们这个施密特触发器稍微复杂一些，除 了“二六一搭”以外，又增加了一个电阻 R1。 R1与555定时器内部的放电管 TD 构成了一个反相器。逻辑上，这个反相器的输出与555定时器的输出完全 相同。因此，这个施密特触发器有两个输出端，分别为555定时器的3号脚和7 号脚。我们看到，电阻R2和电容C成了RC积分电路，施密特触发器的一个输 出端（7号脚）接RC积分电路的输入端，RC 积分电路的输出端接施密特触发 器的输入端。这样，一个多谐振荡器就成了。也许有人会问，为什么要用两 个输出端的施密特触发器呢？一个输出端的施密特触发器也可以呀！因为施 密特触发器的另外一个输出端（3号脚）专门作为多谐振荡器的输出，所以我 们可以最大限度地保证多谐振荡器的带负载能力。这个多谐振荡器可以驱动 小型继电器。
VCC D2 C2 空 B2 A2 Y2 74LS20
A1 B1 空 C1 D1 Y1 GND
A
B C
﹠
Y
D
二— 4输入与门
VCC D2 C2 空 B2 A2 Y2 74LS21
A1 B1 空 C1 D1 Y1 GND
A
B C
﹠
Y
D
接计数器
+5V GND
VCC D
C
g
g
B
f
f
A
e
e
74LS247
R1
100K
R2
100K
C
4.7μ
+VCC
8
4
7
3
555
6
5
2 1
0.01μ
图示电路振荡频率f=1.43/[（2R2+R1）C]。可取 R1、R2为100K,C为04.7μF。
+VCC
R1
8
4
7
3
R2
555
6
5
2
C
1
0.01μ
图示电路振荡频率f=1.43/（2R2+R1）C。可取R1、R2为 48K,C为10μ。
（2）系统功能测试 检查系统所有规定的功能能否完成。
（3）系统性能指标测试 主要是测试系统的精度、稳定度。
9、撰写设计报告 （1）系统详尽的资料； （2）元器件清单； （3）功能与性能测试结果。
六、数字钟设计要点
译码器 时计数器 校时电路
译码器 分计数器
译码器 秒计数器
报时电路
振荡器
多级分频
七、各功能模块设计方案提示