恒流源电路

基本电流镜结构
改善Io的恒流特性以实现真正意义上的电
流源，原则上有两种方法：
减小以至消除M2的沟道调制效应，即通过增
大M2的沟道长度，以减小λ，增大输出阻抗，
从而改善恒流特性。
设定VDS2＝VDS1，则Io与IR只与M1、M2的
宽长比相关，从而得到具有很好的恒流特性
的电流源。
基本电流镜结构
假定gm1=gm2=gm3，且gm1rds1>>1，则可简 化为：
ro rds 3 gm1rds1
威尔逊电流源
与基本电流镜结构相比，威尔逊电流源具有 更大的输出阻抗，所以其恒流特性得到了很
大的提高，且只采用了三个MOS管，结构
简单，并可应用在亚阈值区。
VDD IR Io M3
但是在前一图中M3与M2的
ro rds 2 rds 4 rds 2rds 4 (1 4 ) gm4
可以发现，其输出阻抗很大，大约为基本结构输出 阻抗的gm4rds4倍。
共源共栅电流源―高输出阻抗恒流源
共源共栅结构的主要缺点是损失了电压余度 。一般 可采用(W/L)3＞(W/L)1，(W/L)4＞(W/L)2进行补偿。 为了保证VDS2＝VDS1=VGS1成立，根据萨氏方程，可 得到M1、M2、M3、M4的几何尺寸必须满足： (W/L)3/(W/L)4=(W/L)2/(W/L)1，一般取L1＝L2＝L3＝
VGS 3 (VGS 1 Vth1 ) VGS 1 Vth3
VGS 3 Vth3 Vth1 或△V≤Vth1。 即：
低压共源共栅结构—常数Vb的偏置
在实际电路中只需适当选取M3的尺寸以使它的 过驱动电压ΔV保持小于M1的阈值电压即可得到
Vb的值以满足M1与M3工作于饱和区。
威尔逊电流源
威尔逊电流源
该电流源的基本原理：
利用负反馈提高电流源的输出阻抗以使电流源 具有良好的恒流特性。
VDD IR Io M3
Vgs3 -
I
+ V -
gm3 Vgs3

rds3
M1
M2
g m1 Vgs1
rds1
Vgs2 Vgs1 -
gm2 Vgs2
rds2
威尔逊电流源
由于VDS1=VGS3+VGS2，而VGS1=VGS2，所以：
1 W 1 W 2 I o nC ox ( )1 V nC ox ( )3 (VGS 3 Vth ) 2 2 L 2 L
而VGS3－Vth=Vth+2△V－Vth=2△V，可得到：
( W 1 W ) 3 ( )1 L 4 L
即M3的宽长比应取为其他MOS管的宽长比的1/4。
I o (W L)2 I R (W L)1
改进型威尔逊电流源
该结构很好消除了沟道调制效应，是一精确的
比例电流源。
该结构只需四个MOS管，因此应用较广，且
可用于亚阈值区域作为精确的电流镜使用。
以上结论成立的前提是VGS4=VGS3，根据饱
和萨氏方程可以得到其条件为：
(W / L)3 (W / L)2 (W / L)4 (W / L)1
nC ox W
2 ( L
)3 (VGS 3 Vth )2
由以上两式可得到：
(W / L)3 (VGS 3 Vth )2 I o I DS 1 (W / L)1 (VGS 3 Vth I DS 1 R)2
电源抑制电流源 --CMOS峰值电流源
同理，上式两边对VDS1求导，就可求得在IDS1
选取Vb＝VGS3＋(VGS1－Vth1)＝Vth＋2ΔV，
则输出的最小电压值为2ΔV，可以发现采用这种
结构增大了输出电压的摆幅。并且M1与M2的漏
源电压相等，因此由饱和萨氏方程可知，输出电
流能精确复制基准电流。
低压共源共栅结构—常数Vb的偏置
为了使消耗的电压余度最
VDD I1
小，且保证三极管M1处于
电源抑制电流源
电源抑制电流源 --CMOS峰值电流源
所谓峰值电流源是指输出电流是一个最大值，
通过以下分析可发现这种
电流源的最大电流与电源
VDD M2 IDS1 R
电压无关，即具有很好的
电源抑制能力。该电流源
Io M3
既可工作在亚阈值状态，
也可工作在饱和状态。
M1
电源抑制电流源 --CMOS峰值电流源
(W / L)3 I DS 1 R / nVT I o I DS 1 e (W / L)1
对上式两边对IDS1求导，则其一阶导数为0时的值 为Io的极值，并可证明共两阶导数小于0，因此Io 存在最大值。
电源抑制电流源 --CMOS峰值电流源
因此可求出当IDS1＝nVT/R时Io为最大，且有：
(W L)2 (1 VDS 2 ) Io IR (W L)1 (1 VDS 1 )
可以看出：
若已有IR，只要改变M1与M2的宽长比，就可设计出Io， 该结构即为比例电流镜
这种技术有着广泛的应用，如: 放大器的负载。
但是由于存在沟道调制效应，且VDS2是一变量， 因此Io实际上不是一个恒流源。
＝（VDS3－Vth）/R时，Io的值为最大，且其
I DS 1
VGS 1 W W nVT ( )1 I D 0e ( )1 I D 0e ( I DS 1 RVGS 3 ) / nVT L L
式中ID0＝IS0/（W/L），故有：
Io I D3 ( W ) I D 0eVGS 3 / nVT L
Io I DS 1
(W / L)3 I DS 1 R / nVT e (W / L)1
饱和区，因此可选取VA= VGS1－Vth1，而Vb电位的 选择必须使M3导通，因此 Vb必须等于(或略高于)
Rb Vb
X M2 A M1
M6
VGS2＋(VGS1－Vth1)，这
样可以采用如右图所示的 电路来提供Vb。
M5
低压共源共栅结构—常数Vb的偏置
在上图中，MOS管宽长比的选择：
M5与M1完全相同， (W/L)5＝(W/L)1，以满
1 亚阈值状态 亚阈值电流源是利用MOS管工作在亚阈值区 的特性得到的。其具体电路结构如图所示。 上图中三极管M1与M3
VDD M2 M4 M6
工作于亚阈值区，且有： VGS1＝IDS1R＋VGS3
ID01＝ID03，VDS＞＞Vth，
M1 R
M3 IR
Io
电源抑制电流源 --CMOS峰值电流源
漏源电压仍不相同，因此提
M4
出了一种改进型的威尔逊电
流源，如右图所示。
M1
M2
改进型威尔逊电流源
图中引入了二极管连接的MOS管M4。 根据饱和萨氏方程以及前一表达式中的 Io/IR的关系，且有：VDS1＝VGS2＋ VGS3－VGS4。设定VGS3＝VGS4，则有 VDS1＝VGS2= VDS2，所以有：
VDD IR M4 M3 M2 M1 M5 Io M6
采用了源极跟随器 电平移位电路，如 图所示，图中M2与 M4构成一电平移位 电路，且其值为阈 值电压Vth。
高输出阻抗、高输出摆幅的恒流源
由图可以看出：
M1的栅极与源极电位为Vth＋△V ；
M3管的栅极电位为VDS1+Vth+△V＝2Vth+3△V；
及温度变化较明显，因此必须考虑温度及
工艺对输出电流Io的影响。
电源抑制电流源 --CMOS峰值电流源
2 饱和工作状态： 方程可求出：
I DS 1
假设M1与M3工作于饱和区，则根据饱和萨氏
nC ox W
2 ( L
)1 (VGS 3 Vth I DS 1 R)2
I o I DS 3
低压共源共栅结构—常数Vb的偏置
由图可以看出，三极管M3及M1处于饱和 区的条件分别为：
Vb Vth3 VX ( VGS 1 )
VGS 1 Vth1 Vb VGS 3 ( VA )
即： VGS 3 (VGS 1 Vth1 ) Vb VGS 1 Vth3 上式成立的条件是：
VDS1>VGS1，因此M1一定工作在饱和区，根据饱
和萨氏方程可得：
I o (W L)2 (1 VDS 2 ) I R (W L)1 (1 VDS 1 )
由于VDS2=VGS2，VDS1=VGS2＋VGS3，即 VDS1≠VDS2，所以在这种电流源中，Io/IR的值不 仅与M1、M2的几何尺寸相关，还取决于VGS2与
因为沟道调制效应在小特征尺寸的CMOS 工艺中是不能消除的，因此通常是采用第二 种方法来改善电流源的恒流特性，由此而设 计出了多种恒流源电路结构。 另外，有时还由于存在不同的体效应，使各 自的阈值电压Vth不相等，因而其电流也会 产生偏差，这也可以通过电路的合理设计以 消除它对电流镜的影响。
L4，则VGS3＝VGS4，VGS2＝VGS1。
总之，该结构的电流仍与基本结构的相同，即仍取
决于底层的电流镜（M1与M2）。
低压共源共栅电流源
低压共源共栅结构—常数Vb的偏置
由共源共栅结构演变而来：是一个输出与
输入短路的共源共栅结构，如图所示。
VDD IR X Vb A M1 M3 Io M4 B M2
足VGS5＝VGS1；
(W/L)6<(W/L)3以满足VGS6＞VGS3；
(W/L)7取较大的值，以满足VGS7约等于Vth7而
大于Vth1；
选择M6的尺寸时要求满足VGS6－VGS7＝VGS3
－Vth1。
高输出阻抗 高输出摆幅恒流源