差分线处理要求
差分线布线规则设置
Doc Scope : Cadence Allegro 15.x Doc Number : SFTCA06001Author :SOFERCreate Date :2005-5-30Rev :1.00Allegro 15.x差分线布线规则设置文档内容介绍：1.文档背景 (3)2.Differential Pair信号介绍 (3)3.如何在Allegro中定义Differential Pair属性 (4)4.怎样设定Differential Pair在不同层面控制不同线宽与间距 (8)5.怎样设定Differential Pair对与对之间的间距 (11)1.文档背景a)差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，差分线大多为电路中最关键的信号，差分线布线的好坏直接影响到PCB板子信号质量。
b)差分线一般都需要做阻抗控制，特别是要在多层板中做的各层的差分走线阻抗都一样，这个一点要在设计时计算控制，否则仅让PCB板厂进行调整是非常麻烦的事情，很多情况板厂都没有办法调整到所需的阻抗。
c)Allegro版本升级为15.x后，差分线的规则设定与之前版本有很大的改变。
虽然Allegro15.0版本已经发布很长时间了，但是还是有很多人对新版本的差分线规则设置不是很清楚。
2.Differential Pair信号介绍差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。
何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。
而承载差分信号的那一对走线就称为差分走线。
差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。
差分信号线的技术原理及设计要求
差分信号线的技术原理及设计要求10差分信号线的技术原理及设计要求电讯工程差分信号线的技术原理及设计要求景芳俞茂超(陕西黄河集团有限公司设计所西安710043)摘要:近几年由于消费市场对带宽的不断提高,传统的总线协议已经不能够满足要求了.新的总线协议则定义了更高的速率.串行总线中应用最多的差分信号由于其良好的抗干扰性,易于布局及更高的速率获得了广泛的应用.这篇文章中介绍了有关差分信号线的基本概念及原理,并以LVDS为例,对其系统设计提出了一些建议.最后简单的说明了差分系统中测量方面的一些常见的概念.关键词:差分信号LVDS测量1差分信号技术原理1.1什么是差分信号一个差分信号(DifferentialSig—na1)是用一个数值来表示两个物理量之间的差异.从严格意义上来讲,所C有电压信号都是差分的,因为一个电图1差分方程式:C=A一B压只能是相对于另一个电压而言的.在某些系统里,系统"地"被用作电压基准点.当"地"当作电压测量基准时,这种信号规划被称之为单端的.我们使用该术语是因为信号是用单个导体上的电压来表示的.其驱动器一般为电流驱动器,在接收一侧则一般是简单的100欧姆无源端接器,如图 1.在正引线上,电流正向流动,负引线构成电流的返回通路.接收器仅仅给出A和B线上的信号差.A和B线共有的噪声或者信号将被抑制掉.另一方面,一个差分信号作用在两个导体上.信号值是两个导体间的电压差.尽管不是非常必要,这两个电压的平均值还是会经常保持一致.差分信号用一对标识为V+和V一的导线来表示.当V+>V一时,信号定义成正极信号,当V+<V一时,信号定义成负极信号.当不采用单端信号而采取差分信号方案时,我们用一对导线来替代单根导线,增加了任何相关接口电路的复杂性.那么差分信号提供了什么样的有形益处,才能证明复杂性和成本的增加是值得的呢?1.2为什么使用差分信号(差分和LVDS信号的优势)▲高速率速度一信号的转换时间就是你能达到的速度的极限.更高的信号摆幅将需要花更长的时间才能完成转换.一个提高速度的办法就是缩短转换时间,但由于噪声,串扰和功率方面的原因,那是不现实的.为了提高速度,LVDS通过降低信号摆幅来加快转换过程.更短的转换时间,并不会增加串扰,EMI和功耗,因为信号摆幅大大减小了.一般来说,这减小了噪声裕度,电讯工程差分信号线的技术原理及设计要求但LVDS可以利用其差分传输方式来解决这个问题,在该方案中,信一噪比得以大大提高.图2表示出了信号摆幅变小以及向差分信号转移的趋势.一般,当信号摆幅减小时,噪声裕度也相应降低.然而,LVDS就不是这种情况,即使它的信号摆幅小于BTL或者GTL.它可以实现更大的信号裕度.这就是差分信号所带来的好处.TI'L/CMOS逻辑或者摆幅更小的技术(BTL和GTL)在底板中的使用,是当前设计工程师们一个共同的选择,但是它们提供的对噪声的抗扰性都达不到LVDS信号所具备的水平,消耗的功率过大,端接复杂,而且不易升级.CMOSTTLBTLGTL+LVDSLVCMOS图2各种信号电压幅度对比图▲低功耗LVDS的一个重要目标是实现低功耗.这是通过CMOS工艺的采用来实现的,该工艺的静态电流消耗极小.驱动器设计采用电流模式,因此开关的尖峰大为降低.这可以降低EMI,简化电源分配和退耦方面的要求.另外,工作电流一工作频率曲线也非常平坦.另一方面,对于电压模式驱动器而言,电源电流Ice随着频率增加会急剧增大.采用差分的数据传输方案后,负载电压得以下降,而同时提供±1V的噪声抑制能力(共模情况).这样,V od(对于422标准来说是2Vmin,对于PECL来说的800mV)可以降低到330mV(LVDS).即使转换时间为300ps,转换速率也维持在约1V/ns的水平上.100欧姆负载两端的330mV对应的负载电流仅为3.3mA,而422的负载电流大于20mA.LVDS解决了静态和动态电流问题,实现了功耗最低的接口,由于无需在封装中内藏散热条,集成度可以大为提高.▲对外部电磁干扰(EMI)高度免疫一个干扰源几乎相同程度地影响差分信号对的每一端.既然电压差异决定信号值,这样将忽视在两个导体上出现的任何同样干扰.除了对干扰不大灵敏外,差分信号比单端信号生成的EMI还要少.1.3差分信号的一个实例:LVDSLVDS(LowV oltageDifferentialSignaling)是一种低摆幅的电流型差分信号技术,它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输,其低压幅和低电流驱动输出实现了低噪声和低功耗.LVDS驱动器由一个驱动差分线对的电流源组成?通常电流为3.5mA,LVDS接收器具有很高的输人阻抗,因此驱动器输出的电流大部分都流过100f~的匹配电阻,并在接收器的输入端产生大约350mA的电压,如图3.当驱动器翻转时,它改变流经电阻的电流方向,因此产生有效的逻辑"1"和逻辑"0"状态.低摆幅驱动信号实现了高速操作并减小了功率消耗,差分信号提供了适当噪声边缘和功率消耗大幅减少的低压摆幅.功率的大幅降低允许在单个集成电路上集成多个接口驱动器和接收器.这提高了PCB板的效能,减少了成本. LVDS驱动器一般为电流驱动器,在接收一侧则一般是简单的100Q无源端接器.在正12差分信号线的技术原理及设计要求电讯工程图3LVDS基本电路示意图引线上,电流正向流动,负引线构成电流的返回通路.接收器仅仅给出A和B线上A和B线共有的噪声或者信号将被抑制掉.2LVDS系统设计下面分七部分说明差分布线的设计要求.LVDS系统的设计要求设计者应具备超高速单板设计的经验并了解差分信号的理论.设计高速差分板并不很困难,下面将简要介绍一下各注意点.2.1PCB板(A)至少使用4层PCB板(从顶层到底层):LVDS信号层,地层,电源层,,丌L信号层;(B)使TTL信号和LYDS信号相互隔离,否则TTL可能会耦合到LVDS线上,最好将1-rL和LVDS信号放在由电源/地层隔离的不同层上;(C)使LVDS驱动器和接收器尽可能地靠近连接器的LVDS端;(D)使用分布式的多个电容来旁路LVDS设备,表面贴电容靠近电源/地层管脚放置;(E)电源层和地层应使用粗线,不要使用5OQ布线规则;(F)保持PCB地线层返回路径宽而短;(G)应该使用利用地层返回铜线的电缆连接两个系统的地层;(H)使用多过孔(至少两个)连接到电源层(线)和地层(线),表面贴电容可以直接焊接到过孑L焊盘以减少线头.2.2板上导线(A)微波传输线(microstrip)和带状线(stripline)都有较好性能;(B)微波传输线的优点:一般有更高的差分阻抗,不需要额外的过孑L;(C)带状线在信号间提供了更好的屏蔽.2.3差分线(A)使用与传输媒质的差分阻抗和终端电阻相匹配的受控阻抗线,并且使差分线对离开集成芯片后的间距为某一定值.这样能减少反射并能确保耦合到的噪声为共模噪需要的差分阻抗(differentialimpedance)决定;(B)使差分线对的长度相互匹配以减少信号扭曲,是为了保证两个差分信号时刻保持相反极性,减少共模分量;(C)不要仅仅依赖自动布线功能,而应仔细修改以实现差分阻抗匹配并实现差分线的隔离;(D)尽量减少过孔和其它会引起线路不连续性的因素;(E)避免将导致阻值不连续性的9O.走线,使用圆弧或45.折线来代替;(F)在差分线对内,两条线之间的距离应尽可能短,以保持接收器的共模抑制能力.在印制板上,两条差分线之间的距离应尽可能保持一致,以避免差分阻抗的不连续性.电讯工程差分信号线的技术原理及设计要求132.4终端(A)使用终端电阻实现对差分传输线的最大匹配,阻值一般在90～130n之间,系统也需要此终端电阻来产生正常工作的差分电压;(B)最好使用精度1～2%的表面贴电阻跨接在差分线上,必要时也可使用两个阻值各为50n的电阻,并在中间通过一个电容接地,以滤去共模噪声.2.5未使用的管脚所有未使用的LVDS接收器输入管脚悬空,所有未使用的LVDS和TTL输出管脚悬空,将未使用的rITI发送/驱动器输入和控制/使能管脚接电源或地.2.6媒质(电缆和连接器)选择(A)使用受控阻抗媒质,差分阻抗约为loon,不会引入较大的阻抗不连续性;(B)仅就减少噪声和提高信号质量而言,平衡电缆(如双绞线对)通常比非平衡电缆好;(C)电缆长度小于0.5m时,大部分电缆都能有效工作,距离在0.5m～lOm之间时,CA T3(Categiory3)双绞线对电缆效果好,便宜并且容易买到,距离大于10m并且要求高速率时,建议使用CA T5双绞线对..2.7在噪声环境中提高可靠性设计LVDS接收器在内部提供了可靠性线路,用以保护在接收器输入悬空,接收器输入短路以及接收器输入匹配等情况下输出可靠.但是,当驱动器三态或者接收器上的电缆没有连接到驱动器上时,它并没有提供在噪声环境中的可靠性保证.在此情况下,电缆就变成了浮动的天线,如果电缆感应到的噪声超过LVDS内部可靠性线路的容限时,接收器就会开关或振荡.如果此种情况发生,建议使用平衡或屏蔽电缆.另外,也可以外加电阻来提高噪声容限.当然,如果使用内嵌在芯片中的LVDS收发器,由于一般都有控制收发器是否工作的机制,因而这种悬置不会影响系统.3差分信号的测量对输入连接来说,差分放大器或探头与信号源的互连是产生误差的最大来源.为了维持输入的匹配,两个通道应尽可能一样.两个输入端的任何接线的都应长度相同.如果使用探头,其型号与长度也应相同.在测量高共模电压的低频信号时,应避免使用带衰减的探头.在高增益时则完全不能使用这种探头,因为差分信号的分析和LAYOUT不可能精地平衡它们的衰减量.当高电压或高频率的应用需要衰减时,应使用为差分放大器专门设计的专用无源探头.这种探头具有能精密调整直流衰减和交流补偿的装置.为获得最佳的性能,每一个特定的放大器都应专用一套探头,而且要根据这套探头附带的程序针对该放大器进行校准.一种常用的方法是将+和一输入缆线成对绞扭在一起.这样可减少拾取线路频率干扰和其他噪声的可能.4小结差分信号凭着它的高速,低功耗,对外部电磁干扰(EMI)高度的免疫已经被很多设计工程师接受,并广泛的推广采用,尤其是高速的通信领域中.参考文献《数据传输通信接口的区分》——NationalSemiconductor.。
DDR走线规则
1．时钟信号（1）差分布线，差分阻抗100欧姆，差分线误差±5mil。
（2）与其它信号的间距要大于25mil，而且是指edge to edge的间距（3）CLK等长，误差±10mil。
2．数据信号：（1）数据信号分为八组，每组单独分开走线，第一组为DDR_DQ[0：7]、DDR_DQSP0、DDR_DQSN0、DDR_DQM0，以此类推，同组信号在同一层走线。
（2）DQ和DQM为点对点布线，（3）DQS为差分布线。
差分线误差±5mil，差分阻抗100欧姆。
（4）组内间距要大于12mil，而且是指edge to edge的间距，同组内DQ与DQM以DQS为基准等长，误差±5mil。
（5）DQS与DDR2_CLKP等长，误差±5mil。
（6）不同组信号间距：大于20mil（edge to edge的间距）（7）DDR_CKN/P之间的并联100欧姆电阻，需要放置在信号一分二的分叉地方（8）尽可能减少过孔（9）叠层设计的时候，最好将每一层阻抗线宽，控制在差不多宽度（10）信号走线长度，不超过2500mil3．控制信号和地址信号：(1) 组内间距要大于12mil，而且是指edge to edge的间距(2) 所有控制线须等长，误差±10mil。
(3 不同组信号间距：大于20mil（edge to edge的间距）4．其它信号DDR_VREF走线宽度20mil以上。
无论是PCB上使用芯片还是采用DIMM条，DDR和DDRx（包括DDR2，DDR4等）相对与传统的同步SDRAM的读写，我认为主要困难有三点：1，时序。
由于DDR采用双沿触发，和一般的时钟单沿触发的同步电路，在时序计算上有很大不同。
DDR之所以双沿触发，其实是在芯片内部做了时钟的倍频（因为按照耐奎斯特准则，时钟频率应该至少是信号频率的2倍），对外看起来，数据地址速率和时钟一样。
为了保证能够被判决一组信号较小的相差skew，DDR对数据DQ信号使用分组同步触发DQS信号，所以DDR上要求时序同步的是DQ 和DQS之间，而不是一般数据和时钟之间。
差分布线规则
差分布线规则差分布线规则是一种用于管理工程项目延误的方法，它可以帮助项目管理人员及时发现问题，及时做出调整，从而避免项目被延误。
差分布线规则的应用非常广泛，它适用于所有项目类型。
无论是建筑工程、软件开发还是生产制造，只要是一个需要计划与控制的项目都可以使用差分布线规则。
实际上，差分布线规则已经成为项目管理领域的一个标准方法。
那么，究竟什么是差分布线呢？简单来说，差分布线是一条直线，通常用于表示一个工程项目的进度计划。
它是由两个部分组成的，一个是基准线，也就是预计完成时间的直线；另一个是实际线，即实际完成时间的直线。
当这两条直线有明显的偏离时，就会形成一个差分布线。
那么，在实际应用中，如何判断差分布线是否超过了控制界限呢？这时候，就需要使用“规则”了。
差分布线的规则通常有以下几个：1. 差分布线在基准线的上方或下方的持续时间超过3个报告周期。
2. 差分布线的长度超过了预定的长度，通常情况下是3个报告周期。
3. 进度差异已经达到了预设的门槛，通常是10%或20%。
当差分布线超过了控制限制，就需要进行相应的措施了。
这时候，项目管理人员需要检查工作计划，确认问题的准确性，并确定新的完成时间表。
如果问题非常严重，可能需要更改工程的进程或重新设计进度计划。
不管什么情况，重要的是及时采取措施，确保项目能够按时完成。
总的来说，差分布线规则是一个非常有效的管理工程项目的方法。
通过对进度差异和工作计划的不断监控，可以及时发现问题并采取相应的措施，从而确保项目能够顺利进行。
对于项目管理人员来说，掌握差分布线规则是非常重要的，它不仅能帮助你更好地管理项目，还能帮助你成为一个更好的项目管理者。
差分线3w规则
差分线3w规则一、什么是差分线3w规则？差分线3w规则是一种用于数字图像处理中的边缘检测算法。
边缘检测是图像处理中的重要任务，其目标是找出图像中物体边界的位置。
差分线3w规则基于图像中像素值的变化程度来检测边界，通过计算像素间的差分来确定边缘位置。
在差分线3w规则中，3w表示了窗口的大小和形状。
二、差分线3w规则的原理1.图像灰度化在进行边缘检测之前，首先需要将彩色图像转换为灰度图像。
这是因为灰度图像只有一个通道，便于后续的计算和处理。
2.差分计算差分线3w规则通过计算像素点周围像素值的差分来确定边界位置。
选择合适大小和形状的窗口，将其置于图像上的每一个像素点上，计算窗口内部像素值的差分，得到差分图像。
3.阈值处理差分图像经过计算后会得到一系列的数值，为了进一步提取边缘，需要对差分图像进行阈值处理。
根据预先设定的阈值，将差分图像中小于阈值的像素点置为0，大于等于阈值的像素点置为255，得到二值化的边缘图像。
4.边界检测通过对二值化的边缘图像进行进一步的处理，如边界连接、边界追踪等操作，可以确定最终的边界位置。
三、差分线3w规则的优缺点优点：1.实现简单：差分线3w规则只需要进行简单的像素计算即可，不需要复杂的数学模型和算法。
2.计算速度快：由于差分线3w规则的简单性，其计算速度比一些复杂的边缘检测算法更快。
3.对噪声有一定的抵抗能力：差分线3w规则在计算差分时会平滑像素值，从而减小噪声对边缘检测的影响。
缺点：1.灵敏度不高：差分线3w规则在检测边缘时可能会产生一些较粗的边界，对于一些特别细小或曲线状的边缘无法很好地检测。
2.对光照变化敏感：由于差分线3w规则只是通过像素值的差分来检测边缘，对于图像中的光照变化比较敏感。
四、差分线3w规则的应用差分线3w规则广泛应用于图像处理、计算机视觉、模式识别等领域。
下面列举了一些常见的应用场景：1.物体检测与识别：差分线3w规则可以用于检测图像中的物体边界，并将其与背景进行分离，以实现物体的检测与识别。
差分走线,蛇形线走线注意
差分走线,蛇形线的走线注意差分走线,蛇形线走线注意电子博客网作者：不详布线（Layout）是 PCB 设计工程师最基本的工作技能之一。
走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过 Layout 得以实现并验证，由此可见，布线在高速 PCB 设计中是至关重要的。
下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。
主要从直角走线，差分走线，蛇形线等三个方面来阐述。
1．直角走线直角走线一般是 PCB 布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。
其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。
直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的EMI。
传输线的直角带来的寄生电容可以由下面这个经验公式来计算：C="61W"(Er)1/2/Z0 在上式中，C 就是指拐角的等效电容（单位：pF），W 指走线的宽度（单位：inch），εr 指介质的介电常数，Z0 就是传输线的特征阻抗。
举个例子，对于一个 4Mils 的 50 欧姆传输线（εr 为 4.3）来说，一个直角带来的电容量大概为 0.0101pF，进而可以估算由此引起的上升时间变化量：T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps 通过计算可以看出，直角走线带来的电容效应是极其微小的。
由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：ρ=(Zs-Z0)/(Zs+Z0)，一般直角走线导致的阻抗变化在 7%-20%之间，因而反射系数最大为 0.1 左右。
差分线
LVDS差分走线LVDS信号在PCB上的要求1.布成多层板。
有LVDS信号的印制板一般都要布成多层板。
由于LVDS信号属于高速信号，与其相邻的层应为地层，对LVDS信号进行屏蔽防止干扰。
另外密度不是很大的板子，在物理空间条件允许的情况下，最好将LVDS 信号与其它信号分别放在不同的层。
例如，对于四层板，通常可以按以下进行布层：LVDS信号层、地层、电源层、其它信号层。
2.LVDS信号阻抗计算与控制。
对于LVDS信号，必须进行阻抗控制（通常将差分阻抗控制在100欧姆）。
对于不能控制阻抗的PCB 布线必须小于500MIL。
这样的情况主要表现在连接器上，所以在布局时要注意将LVDS器件放在靠近连接器处，让信号从器件出来后就经过连接器到达另一单板。
同样，让接收端也靠近连接器，这样就可以保证板上的噪声不会或很少耦合到差分线上。
LVDS信号的电压摆幅只有350 mV，适于电流驱动的差分信号方式工作。
为了确保信号在传输线当中传播时不受反射信号的影响，LVDS信号要求传输线阻抗受控，通常差分阻抗为(100±10)Ω。
阻抗控制的好坏直接影响信号完整性及延迟。
如何对其进行阻抗控制呢?①确定走线模式、参数及阻抗计算。
LVDS分外层微带线差分模式和内层带状线差分模式两种，分别如图2、图3所示。
通过合理设置参数，阻抗可利用相关阻抗计算软件(如POLAR-SI6000、CADENCE的ALLEGRO)计算也可利用阻抗计算公式计算。
②走平行等距线。
确定走线线宽及间距，在走线时要严格按照计算出的线宽和间距，两线间距要一直保持不变，也就是要保持平行。
平行的方式有两种：一种为两条线走在同一线层(side-by-side)，另一种为两条线走在上下相两层(over-under)。
一般尽量避免使用后者即层间差分信号，因为在PCB板的实际加工过程中，由于层叠之间的层压对准精度大大低于同层蚀刻精度，以及层压过程中的介质流失，不能保证差分线的间距等于层间介质厚度，会造成层间差分对的差分阻抗变化。
PCB设计---PCB中差分走线及等长注意事项
PCB设计---差分走线的一些注意事项
1.差分线走线时，思考最有利的出线方式，否则会增加不耦合长度、增加对内误差长度，
从而影响差分信号质量。
例如以下几组对比：
A．调整一侧走线方向
B．调整两侧走线方向
总结：
a.走线时要考虑出线方式是否最佳；
b.模块化布局时，需要整整齐齐；整体布局后，结合走线情况，可以调整模块化
布局时的扇出方式，使走线更合理；这里的调整也要注意美观性，不能太随意。
2.差分线绕对内等长，本质是为了减小相位误差，原则上在线路长度不一致处进行补偿，
速率越高，越要坚持此原则；对于速率不高的线路，通常习惯在阻抗不连续处（包括不耦合处）一次补偿完；对内等长的3W2S原则；
3.多个小波浪要紧相邻，即上图中的B=D=F=H;
4.对内小波浪连续长度尽量不要超过200mil；见下图：长度超过200mil，此时考虑是否可
以通过改变出线方式减小对内误差，或者通过在其他相位不一致处进行补偿；
5.小波浪要满足规范要求，下图1号突起满足规范，2号不满足规范；
L=3W；H=1gap；（W：差分线宽；gap：差分线的耦合间距）
6.绕对间等长时，gap优先5W；空间比较密集时，可根据情况减小；
7.差分线和其他线间距4W以上；一般不小于15mil；通过间距规则进行约束；
注意：差分的min line space的值要小于等于primary gap；
Kevin Feng
华东上海组。
差分走线,蛇形线走线注意
差分走线,蛇形线的走线注意差分走线,蛇形线走线注意电子博客网作者：不详布线（Layout）是 PCB 设计工程师最基本的工作技能之一。
走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过 Layout 得以实现并验证，由此可见，布线在高速 PCB 设计中是至关重要的。
下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。
主要从直角走线，差分走线，蛇形线等三个方面来阐述。
1．直角走线直角走线一般是 PCB 布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。
其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。
直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的EMI。
传输线的直角带来的寄生电容可以由下面这个经验公式来计算：C="61W"(Er)1/2/Z0 在上式中，C 就是指拐角的等效电容（单位：pF），W 指走线的宽度（单位：inch），εr 指介质的介电常数，Z0 就是传输线的特征阻抗。
举个例子，对于一个 4Mils 的 50 欧姆传输线（εr 为 4.3）来说，一个直角带来的电容量大概为 0.0101pF，进而可以估算由此引起的上升时间变化量：T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps 通过计算可以看出，直角走线带来的电容效应是极其微小的。
由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：ρ=(Zs-Z0)/(Zs+Z0)，一般直角走线导致的阻抗变化在 7%-20%之间，因而反射系数最大为 0.1 左右。
PCB设计中的差分信号布线技巧
PCB设计中的差分信号布线技巧在PCB设计中，差分信号布线是非常重要的一步，尤其是对于高速信号传输的电路而言。
差分信号传输可以减少串扰和噪音，提高信号的稳定性和抗干扰能力。
因此，合理布线差分信号对于整个电路的性能起到至关重要的作用。
在实际的PCB设计过程中，有一些技巧可以帮助工程师更好地进行差分信号布线。
首先，差分信号的布线应尽量保持对称。
差分信号通常由一个正向信号和一个反向信号组成，它们需要在PCB上同时传输。
因此，在布线过程中，要尽量保持这两条信号的路线对称，减少它们之间的不匹配，防止出现相位失调。
这样可以确保差分信号传输的稳定性和可靠性。
其次，控制差分信号的长度匹配。
在高速传输中，由于信号是以电磁波形式传播的，信号线的长度差异会导致信号到达终点的时间不同，从而造成相位失调和信号失真。
因此，布线差分信号时，要尽量保持两条信号线的长度相同，可以通过采用匹配的布线方式或者使用长度调整器件来实现长度匹配。
此外，差分信号的布线需要避免与其他信号线交叉。
信号线之间的交叉会导致串扰和干扰，影响信号的传输质量。
尤其是差分信号不应与高速数字信号或电源线交叉，这样容易导致信号失真。
因此，在布线时要尽量避免差分信号与其他信号线的交叉，可以采用分层布线或增加地线层等方法来减少信号之间的干扰。
另外，要注意差分信号的引脚布局。
正确的引脚布局可以减少差分信号的串扰和干扰，提高信号的传输质量。
在PCB设计中，通常推荐将差分信号的引脚布置在一起，并尽量减少信号线的弯曲。
这样可以有效地减少信号的传输路径，提高信号的传输速度和稳定性。
最后，对于高速差分信号的设计，在布线时还需要考虑信号线的阻抗匹配。
信号线的阻抗匹配是为了减少信号的反射和波纹，提高信号传输的质量。
其中，差分信号需要保持一致的阻抗，可以通过控制信号线的宽度和间距来实现阻抗匹配。
综上所述，差分信号布线是PCB设计中的关键环节之一。
通过合理布线差分信号，可以提高电路的性能和稳定性。
差分线约束的实现
如何实现差分线的约束设计？一、差分线的一般要求一般而言，在PCB设计时对差分线的约束有：基本等长，两根差分线的长度差小于20～50mil；差分线在同一层走线，并尽可能的靠近；差分线和差分线间，差分线和其他网络间，要有20mil以上的间距对于有差分阻抗要求的差分线，严格控制差分线的宽度和间距，严格控制差分线在那一层走线二、在allegro中，实现差分线的约束设计基本步骤如下：1)定义差分线，告诉规则编辑器那些网络是差分线；2)在约束设置器的“spacing rule set”中设置差分线和差分线间，差分线和其他网络的间距；设置两根差分线间最大的长度差，默认得间距和最大的间距；3)在约束设置器的“physical rule set”中设置差分线的线宽；4)打开DRC；5)设置环境变量drc_diff_pair_overide or drc_diff_pair_primary_separation_tolerance三、例子：1)定义差分线。
点击菜单“logic”→“assign differential pair”，出现如下界面：在“Net Selection Area”中的下拉框中选择一对差分线，分别出现在“Rule Information”中“NET 1”和“NET 2”的位置上，在“Rule Name”中给这一对差分线一个名字，如：DIFFPAIR1、DIFFPAIR2等等，点击按钮ADD，这对差分线出现在“Rule Selection Area”中，对所有差分线重复上述步骤。
点击按钮APPL Y，点击OK退出。
2)在规则编辑器的“Spacing Rule Set”中设置差分线和差分线间，差分线和其他网络的间距；设置两根差分线间最大的长度差，默认得间距和最大的间距；点击菜单“Setup”→“Constraints…”→“Spacing Rule Set”→“Set Vaule”，依次出现如下两种界面：设置约束名为DIFF_TEST_1和DIFF_TEST_2，适用的SUBCLASS为ALL ETCH（根据实际情况定），差分线和差分线间，差分线和其他网络的间距line to line设置为20MIL；注意：在Differential Pair一栏中设置两根差分线间最大的长度差，默认的间距和最大的间距，这一栏有四个变量：Length Tolerance：两根差分线间最大的长度差，设置为20～50milPrimary Max Sep：一般情况下两根差分线间允许的最大间距，设为8milSecondary Max Sep：特殊情况下（如打过孔，从PIN出线等）两根差分线间允许比Primary Max Sep大的间距，设置为20Mil，这样在特殊情况下，两根差分线间允许有20＋8MIL的间距，超过这个间距就会出DRC。
差分线处理要求
差分信号处理规则1、 什么是差分信号：差分信号是用一个数值来表示两个物理量之间的差异。
从严格意义上来讲，所有电压信号都是差分的，因为一个电压只能是相对于另一个电压而言的。
在某些系统里，系统'地'被用作电压基准点。
当'地'当作电压测量基准时，这种信号规划被称之为单端的。
我们使用该术语是因为信号是用单个导体上的电压来表示的。
另一方面，一个差分信号作用在两个导体上。
信号值是两个导体间的电压差。
尽管不是非常必要，这两个电压的平均值还是会经常保持一致。
我们用一个方法对差分信号做一下比喻，差分信号就好比是跷跷板上的两个人，当一通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。
而承载差分信号的那一对走线就称为差分走线。
差分信号和普通的单端信号（单根）走线相比，最明显的优势体现在以下三个方面：a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适2、差分信号处理要求：由于差分信号频率一般都比较高，所以在走线过程中，尽量以不打折，少打折，不打孔，少打孔为优 差分信号每换一次层面（即打一个孔）则相当于跨一次切割，所以要严格控制过孔数目，过孔数不可 整对信号全程要求等长等距，等距要求到每一个环节点，如下图：3、 如果无法避免要打孔，则需注意尽可能保持美观,换层处VIA水平或者垂直方向须对齐,换层后避免反当无法顺接的时候可以考虑反向走线，但前提条件是确实无法顺接4、每一对线在换层处必须配一颗GND VIA，用于回路通道。
ad差分线规则
ad差分线规则一、什么是ad差分线规则？ad差分线规则是一种用于分析和比较广告效果的方法。
它通过比较广告投放前后的数据，来评估广告对消费者行为和品牌认知的影响。
差分线规则可以帮助广告主和媒体机构更好地了解广告对消费者的吸引力，从而进行广告优化和决策。
二、ad差分线规则的原理ad差分线规则的原理是通过对比广告投放前后的数据变化，来判断广告的效果。
具体步骤如下：1.收集数据：首先，需要收集广告投放前后的数据，包括广告投放期间的消费者行为数据和品牌认知数据。
2.建立基准线：根据广告投放前的数据，建立一个基准线，作为对比的标准。
基准线可以是消费者行为指标（如点击率、转化率）或品牌认知指标（如知名度、好感度）。
3.分析差异：将广告投放后的数据与基准线进行对比，分析广告投放对数据的影响。
差异可以是正向的（广告效果好于基准线）或负向的（广告效果差于基准线）。
4.解读结果：根据差异的大小和方向，解读广告的效果。
如果广告效果好于基准线，说明广告对消费者行为和品牌认知产生了积极影响；如果广告效果差于基准线，说明广告可能存在问题，需要进行优化或调整。
三、ad差分线规则的应用场景ad差分线规则可以应用于多种广告场景，包括线上广告和线下广告。
以下是一些常见的应用场景：1.线上广告：对于线上广告，可以通过比较广告投放前后的点击率、转化率等指标，来评估广告的效果。
如果广告投放后的点击率高于基准线，说明广告吸引了更多的用户点击，广告效果好于预期；如果广告投放后的转化率低于基准线，说明广告的转化效果不佳，需要进行优化。
2.线下广告：对于线下广告，可以通过比较广告投放前后的知名度、好感度等指标，来评估广告的效果。
如果广告投放后的知名度高于基准线，说明广告提升了品牌的知名度，广告效果好于预期；如果广告投放后的好感度低于基准线，说明广告的传播效果不佳，需要进行改进。
3.广告优化：ad差分线规则还可以用于广告优化。
通过对比不同广告版本的数据差异，可以找出对消费者行为和品牌认知影响最大的因素，从而进行广告优化和决策。
差分线约束的实现
如何实现差分线的约束设计？1、差分线的一般要求一般而言，在PCB设计时对差分线的约束有：基本等长，两根差分线的长度差小于20～50mil；差分线在同一层走线，并尽可能的靠近；差分线和差分线间，差分线和其他网络间，要有20mil以上的间距对于有差分阻抗要求的差分线，严格控制差分线的宽度和间距，严格控制差分线在那一层走线2、在allegro中，实现差分线的约束设计基本步骤如下：1) 定义差分线，告诉规则编辑器那些网络是差分线；2) 在约束设置器的“spacing rule set”中设置差分线和差分线间，差分线和其他网络的间距；设置两根差分线间最大的长度差，默认得间距和最大的间距；3) 在约束设置器的“physical rule set”中设置差分线的线宽；4) 打开DRC；5) 设置环境变量drc_diff_pair_overide ordrc_diff_pair_primary_separation_tolerance3、例子：6) 定义差分线。
点击菜单“logic”“assign differential pair”，出现如下界面：在“Net Selection Area”中的下拉框中选择一对差分线，分别出现在“Rule Information”中“NET 1”和“NET 2”的位置上，在“Rule Name”中给这一对差分线一个名字，如：DIFFPAIR1、DIFFPAIR2等等，点击按钮ADD，这对差分线出现在“Rule Selection Area”中，对所有差分线重复上述步骤。
点击按钮APPLY，点击OK退出。
7) 在规则编辑器的“Spacing Rule Set”中设置差分线和差分线间，差分线和其他网络的间距；设置两根差分线间最大的长度差，默认得间距和最大的间距；点击菜单“Setup”“Constraints…”“Spacing Rule Set”“SetVaule”，依次出现如下两种界面：设置约束名为DIFF_TEST_1和DIFF_TEST_2，适用的SUBCLASS为ALL ETCH（根据实际情况定），差分线和差分线间，差分线和其他网络的间距line to line设置为20MIL；注意：在Differential Pair一栏中设置两根差分线间最大的长度差，默认的间距和最大的间距，这一栏有四个变量：Length Tolerance：两根差分线间最大的长度差，设置为20～50milPrimary Max Sep：一般情况下两根差分线间允许的最大间距，设为8milSecondary Max Sep：特殊情况下（如打过孔，从PIN出线等）两根差分线间允许比Primary Max Sep大的间距，设置为20Mil，这样在特殊情况下，两根差分线间允许有20＋8MIL的间距，超过这个间距就会出DRC。
差分信号走线原则
设计规则1我们处理差分信号的第一个规则是：走线必须等长。
有人激烈地反对这条规则。
通常他们的争论的基础包括了信号时序。
他们详尽地指出许多差分电路可以容忍差分信号两个部分相当的时序偏差而仍然能够可靠地进行翻转。
根据使用的不同的逻辑门系列，可以容忍500 mil 的走线长度偏差。
并且这些人们能够将这些情况用器件规范和信号时序图非常详尽地描绘出来。
问题是，他们没有抓住要点！差分走线必须等长的原因与信号时序几乎没有任何关系。
与之相关的仅仅是假定差分信号是大小相等且极性相反的以及如果这个假设不成立将会发生什么。
将会发生的是：不受控的地电流开始流动，最好情况是良性的，最坏情况将导致严重的共模EMI问题。
因此，如果你依赖这样的假定，即：差分信号是大小相等且极性相反，并且因此没有通过地的电流，那么这个假定的一个必要推论就是差分信号对的长度必须相等。
差分信号与环路面积：如果我们的差分电路处理的信号有着较慢的上升时间，高速设计规则不是问题。
但是，假设我们正在处理的信号有着有较快的上升时间，什么样的额外的问题开始在差分线上发生呢？考虑一个设计，一对差分线从驱动器到接收器，跨越一个平面。
同时假设走线长度完全相等，信号严格大小相等且极性相反。
因此，没有通过地的返回电流。
但是，尽管如此，平面层上存在一个感应电流！任何高速信号都能够（并且一定会）在相邻电路（或者平面）产生一个耦合信号。
这种机制与串扰的机制完全相同。
这是由电磁耦合，互感耦合与互容耦合的综合效果，引起的。
因此，如同单端信号的返回电流倾向于在直接位于走线下方的平面上传播，差分线也会在其下方的平面上产生一个感应电流。
但这不是返回电流。
所有的返回电流已经抵消了。
因此，这纯粹是平面上的耦合噪声。
问题是，如果电流必须在一个环路中流动，剩下来的电流到哪里去了呢？记住，我们有两根走线，其信号大小相等极性相反。
其中一根走线在平面一个方向上耦合了一个信号，另一根在平面另一个方向上耦合了一个信号。
差分线的走线要求
中心议题：差分信号介绍差分信号线的布线差分信号的优势解决方案：差分线对中的两个PCB线完全一致高速设计规则通常也都适用于差分信号的布线布线非常靠近的差分信号对相互之间也会互相紧密耦合，这种互相之间的耦合会减小EMI发射，差分信号线的主要缺点是增加了PCB的面积，本文介绍电路板设计过程中采用差分信号线布线的布线策略。
众所周知，信号存在沿信号线或者PCB线下面传输的特性，即便我们可能并不熟悉单端模式布线策略，单端这个术语将信号的这种传输特性与差模和共模种信号传输方式区别开来，后面这两种信号传输方式通常更为复杂。
差分和共模方式差模信号通过一对信号线来传输。
一个信号线上传输我们通常所理解的信号；另一个信号线上则传输一个等值而方向相反(至少在理论上是这样)的信号。
差分和单端模式最初出现时差异不大，因为所有的信号都存在回路。
单端模式的信号通常经由一个零电压的电路(或者称为地)来返回。
差分信号中的每一个信号都要通过地电路来返回。
由于每一个信号对实际上是等值而反向的，所以返回电路就简单地互相抵消了，因此在零电压或者是地电路上就不会出现差分信号返回的成分。
共模方式是指信号出现在一个(差分)信号线对的两个信号线上，或者是同时出现在单端信号线和地上。
对这个概念的理解并不直观，因为很难想象如何产生这样的信号。
这主要是因为通常我们并不生成共模信号的缘故。
共模信号绝大多数都是根据假想情况在电路中产生或者由邻近的或外界的信号源耦合进来的噪声信号。
共模信号几乎总是“有害的”，许多设计规则就是专为预防共模信号出现而设计的。
差分信号线的布线通常(当然也有一些例外)差分信号也是高速信号，所以高速设计规则通常也都适用于差分信号的布线，特别是设计传输线这样的信号线时更是如此。
这就意味着我们必须非常谨慎地设计信号线的布线，以确保信号线的特征阻抗沿信号线各处连续并且保持一个常数。
在差分线对的布局布线过程中，我们希望差分线对中的两个PCB线完全一致。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
差分信号处理规则
1、 什么是差分信号：
差分信号是用一个数值来表示两个物理量之间的差异。
从严格意义上来讲，所有电压信号都
是差分的，因为一个电压只能是相对于另一个电压而言的。
在某些系统里，系统'地'被用作
电压基准点。
当'地'当作电压测量基准时，这种信号规划被称之为单端的。
我们使用该术语
是因为信号是用单个导体上的电压来表示的。
另一方面，一个差分信号作用在两个导体上。
信号值是两个导体间的电压差。
尽管不是非常必要，这两个电压的平均值还是会经常保持
一致。
我们用一个方法对差分信号做一下比喻，差分信号就好比是跷跷板上的两个人，当一
通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判
断逻辑状态“0”还是“1”。
而承载差分信号的那一对走线就称为差分走线。
差分信号和普通的单端信号（单根）走线相比，最明显的优势体现在以下三个方面：
a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时
被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵
b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相
c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依
靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适
2、差分信号处理要求：
由于差分信号频率一般都比较高，所以在走线过程中，尽量以不打折，少打折，不打孔，少打孔为优 差分信号每换一次层面（即打一个孔）则相当于跨一次切割，所以要严格控制过孔数目，过孔数不可 整对信号全程要求等长等距，等距要求到每一个环节点，如下图：
3、 如果无法避免要打孔，则需注意尽可能保持美观,换层处VIA水平或者垂直方向须对齐,换层后避免反
当无法顺接的时候可以考虑反向走线，但前提条件是确实无法顺接
4、每一对线在换层处必须配一颗GND VIA，用于回路通道。
为避免灌内层铜箔时吃掉GND VIA,所以在处理时必须用静态铜箔做一个与VIA一样大小的GND 铜箔并
5、 对线本身之间不可以有其它的线，VIA，零件掺入，如下图禁示
6、 如电阻，电容或电感两头都是对线的话，零件要整齐排列，不可一前一后或一上一下的
7、 对线等长方式有如下几种：
当出PIN顺序不平行时，采用第一种方式可以做到等长则最佳
当需要采用第二三种方式等长时，请先咨询主导案件的同事，因为不同的客户对差分信号的等长方式要切忌擅自选用差分信号的等长方式
一对差分信号误差比较理想不超过1mil，若有难度最大不可超过5mil.
8、 第二种等长方式要求如下：
首先选择在信号的两端处理，其中在无法平行走线的那一端作等长动作
打波浪折时必须注意长度与高度要求
9、 绕线统一用弧线
10、 差分信号一律必须参考到GND层
当参考层面是VCC层时，对差分信号品质的影响是非常大的，甚至是致命的，除非该产品终端用户
11、 在BGA的内部对线要调整长度时，要注意同信号PAD与TRACE之间的间距需要5.5MIL，对线要NECK D
下图如果不足5.5MIL会造成短路现象,,图二是建议值（部分工厂加工存在此问题，所以针对有需求
12、 当零件PIN脚不对称时，对线出PIN有以下两种出法： 针对不同客户，谨记客户所倾向的方式处理
13、 对线从零件PIN脚中间穿过时，必须均匀走在零件PIN脚中间，出PIN后转折必须注意和自己PIN脚的
14、 差分信号和其他带有电器性质的信号（走线、铜箔、零件PIN脚）的间距，必须控制在4倍线宽以上
与其他高频信号，如CLK等，间距必须在50mil以上。
14、 处理差分信号应思考以下问题：
当采用差分线作为传输途径的时候，基本上就属于高频信号，不是全部，但却是绝大部分
所以，处理差分信号重点要注意:参考GND层面，等长等距和边距，换层加GND VIA
参考GND层走线是差分信号的基本要求。
等长要求放在首位，长度匹配误差越小对于信号的影响越小，所以，保持小误差等长是差分信号必 其次是等距和边距，等距是指一对差分信号从输出端到输入端，全程要求间距一直，保持一个平行 边距是指和其他信号的间距，要想完全消除对差分信号之间的干扰，所以要严格控制与其他信号的 你所处理的差分信号是否能接受最终的考验？所有的问题点你都把握住了吗？以上要注意的地方你 别让你设计出的产品最后发现某些差分信号不好用或者是根本不能用，别让不良品出现你的设计方
Rev:1.0
，不打孔，少打孔为优先考虑处理方式。
目，过孔数不可超过两个
向须对齐,换层后避免反向走线.
一样大小的GND 铜箔并覆盖在VIA上
一上一下的
差分信号的等长方式要求会不一样
，除非该产品终端用户需求不高
.5MIL，对线要NECK DOWN成4:4mil
问题，所以针对有需求的客户以此方式处理）
必须注意和自己PIN脚的间距要达到安全间距
必须控制在4倍线宽以上；与过孔10mil间距以上；
却是绝大部分
误差等长是差分信号必须要做到的条件之一
距一直，保持一个平行稳定的间隔，包含所经过的任何部件，含VIA 零件PIN脚等；严格控制与其他信号的间距
？以上要注意的地方你是否都严格要求自己处理到位了吗？
不良品出现你的设计方案中……。