触发器和时序逻辑电路设计

一、基本RS触发器 信号输出端，Q=0、Q=1的状态称0 状态，Q=1、Q=0的状态称1状态，
Q Q Q Q
电 路 组 成 和 逻 辑 符 号
&
&
S
R
S (a) 逻辑图
R
R (b) 逻辑符号
S
信号输入端，低电平有效。
工作原理
Q
0
1
Q
R
S
Baidu Nhomakorabea
Q 0
0
& &
1
S
1
0
R
①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1； 再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都 将变成0状态，这种情况称将触发器置0或复位。R端称为触发 器的置0端或复位端。
13 12 11 74LS279
1
2
3
4
5
1R
1 SA 1S B 1Q 2 R 2 S 2Q GND (a) 74LS279 的引脚图
4Q
NC 1 S 1 R EN 1 R 1S VSS (b) CC4044 的引脚图
1S
EN＝1时工作 EN＝0时禁止
二、同步触发器
1、同步RS触发器
Q G1 & Q & G2 Q Q S CP Q Q R 1S C1 1R Q Q
Q
1
0
Q
R 0
S 1
Q 0 1
&
&
1
0
S
0
1
R
②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1； 再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都 将变成1状态，这种情况称将触发器置1或置位。S端称为触发 器的置1端或置位端。
Q
1 0
0 1
Q
R 0
S 1
Q 0 1 不变
（1）时钟电平控制。在CP＝1期间接收输入信号， CP＝0时状态保持不变，与基本RS触发器相比，对触 发器状态的转变增加了时间控制。 （2） R、 S之间有约束。不能允许出现 R和 S同时为1 的情况，否则会使触发器处于不确定的状态。
第一节
触发器
基本RS触发器 一、同步触发器 二、主从触发器 三、边沿触发器 四、不同类型触发器间的转换 退出
触发器是构成时序逻辑电路的基本逻辑部件。 它有两个稳定的状态：0状态和1状态； 在不同的输入情况下，它可以被置成0状 态或1状态； 当输入信号消失后，所置成的状态能够保 持不变。 所以，触发器可以记忆1位二值信号。根据逻 辑功能的不同，触发器可以分为RS触发器、 D触发器、JK触发器、T和T´触发器；按照结 构形式的不同，又可分为基本RS触发器、同 步触发器、主从触发器和边沿触发器。
特性表（真值表）
态现 ，态 也： 就触 是发 触器 发接 器收 原输 来入 的信 稳号 定之 状前 态的 。状
R S
0 0 0
Qn
0 0 1 0 1 0 1 0 1
Q n 1
不用 不用 0 0 1 1 0 1
功能 不允许
0 1 0 1 1 0 1 0 1 1 1 1
Q n 1 0
Q n 1 1
在数字电路中，凡根据输入信号R、S情况的 不同，具有置0、置1和保持功能的电路，都 称为RS触发器。
集成基本RS触发器
2S
VCC 4S 4R 16 15 14 4Q 3SA 3SB 3R 3Q 10 9 VDD 4S 4R 16 15 14 1Q 2R 2S 13 12 11 CC4044 6 7 8 1 2 3 4 5 6 7 8 3Q 2Q 10 9
触发器的特性方程就是触发器次态Qn+1 与输入及现态Qn之间的逻辑关系式
状态图
描述触发器的状态转换关系及转换条件的图形称为状态图 10/ ×1/ 0 1 1×/
01/
①当触发器处在0状态，即Qn=0时，若输入信号 RS＝01或 11，触发器仍为0状态；
若 RS＝10，触发器就会翻转成为1状态。
②当触发器处在1状态，即Qn=1时，若输入信号 RS＝10或 11，触发器仍为1状态； 若 RS＝01，触发器就会翻转成为0状态。
置0
Q n 1 Q n
保持
置1
的次 新态 的： 稳触 定发 状器 态接 。收 输 入 信 号 之 后 所 处
次态Qn+1的卡诺图
n RS
Q 0 1 00 × × 01 0 0 11 0 1 10 1 1
特性方程
n 1 n n Q ( S ) R Q S R Q 约束条件 R S 1
S
G3 & S
R
& G4
CP R (a) 逻辑电路
S (b)
CP R 曾用符号
S (c)
CP R 国标符号
CP＝0时，R=S=1，触发器保持原来状态不变。
CP＝1时，工作情况与基本RS触发器相同。
CP 0 1
R × 0 0 0 0 1 1 1 1
n 1
S × 0 0 1 1 0 0 1 1
Qn × 0 1 0 1 0 1 0 1
培训内容
重点掌握各种典型电子电路的功能、 工作原理、性能指标和分析方法。 1、掌握典型组合逻辑电路的分析和 设计方法 2、掌握典型时序逻辑电路的分析与 设计方法 3、集成555定时器应用与电路设计
第3章 时序逻辑电路的分析与设计
第一节 触发器
第二节 时序逻辑电路的分析与设计方法 第三节 计数器 第四节 寄存器 退出
&
&
1
1
0
1
S
1
1
R
③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保 持原有状态不变，即原来的状态被触发器存储起来，这体现了 触发器具有记忆能力。
Q
1
？
1
Q
R 1
S 0
Q 0 1 不变 不定
&
&
0
1
1
1 0
S
0
0
R
0
④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由 于与非门延迟时间不可能完全相等，在两输入端的0同时撤除 后，将不能确定触发器是处于1状态还是0状态。所以触发器不 允许出现这种情况，这就是基本RS触发器的约束条件。
n
Qn+1 Q
n
功能
Q n 1 Q n 保持
0 1 1 1 0 0 不用 不用
特 性 表
Q n 1 Q n 保持 Q n 1 1 置 1 Q n 1 0 置 0
不允许
1 1 1 1 1 1 1
特性 方程
Q S R Q RS 0
CP=1期间有效
主 要 特 点
波形图
反映触发器输入信号取值和状态之间对应关系的图形称为 波形图 R
S
Q
Q
置1 保持 置1 置0 置1 不允许 置1
基本RS触发器的特点
（1）触发器的次态不仅与输入信号状态有关，而且与触 发器的现态有关。 （2）电路具有两个稳定状态，在无外来触发信号作用时， 电路将保持原状态不变。 （3）在外加触发信号有效时，电路可以触发翻转，实现 置0或置1。 （4）在稳定状态下两个输出端的状态和必须是互补关系， 即有约束条件。