逻辑分析仪的显示方式
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
图16-3数字信号发生器的数据序列
（3）伪随机序列
数字信号发生器能提供一个伪随机二进制序列 （PRBS，Pseudo-Random Binary Sequence）。
PRBS数据流是一种确定的、周期非常长的数 据位序列。对被测系统而言在其周期内是一个 电平高和低的位随机串，PRBS的随机特性取 决于周期的长度，即周期越长，随机特性越好。
在一个数据位“1”之后立即返回到“0”，如图16-2b， 用一个时钟脉冲表示“1”。这种数据方式可用来产生一种 开关时钟信号。
③归一（R1，return to one）格式 在一个数据位“0”之后立即返回到“1”，如图16-2c。
这种数据方式与RZ格式对应。 ④返回到互补（RC，return to complement）格式
[知识链接一] 数据域测量的基本概念
时域分析是以时间为自变量，以被测信号（电压、 电流、功率）为因变量进行分析。例如示波器可用 来观察信号随时间的变化，它是典型的时域分析仪 器。
频域分析是在频域内描述信号的特征。例如频谱分 析仪是以频率为自变量，以各频率分量的信号值为 因变量进行分析的仪器。
数据域分析是研究以离散时间或事件为自变量的数 据流。
数据位“1” 返回到“0”，数据位“0” 返回到“1”，如 图16-2d。这种数据方式提供了一种与数据平均值（0V） 无关的数据流，如数据通道不能传输直流电平，可选择这 种数据位格式。
图16-2 数字信号的数据位格式
（2）数据序列 数据序列指数据流的序列，它由序列器控制。一般数
字信号发生器可产生如图16-3的三种主要的数据序列。
（4）数字信号发生器的组成
数字信号发生器由主机和多个模块组成，如图 16-4所示。主机包括机箱、中央处理单元、电 源、信号处理单元（时钟和启动/停止信号发生 器）和人机接口。
图16-4数字信号发生器的原理框图
◆思考与练习1
简述数字信号发生器的组成。
[知识链接二] 逻辑分析仪的组成和 工作原理
项目十六 逻辑分析仪
[知识链接一] 数据域测量的基本概念 [知识链接二] 逻辑分析仪的组成和工作原 [知识链接三] 逻辑分析仪的显示方式
数字系统具有以下主要特点：
（1）数字信号通常是按时序传递的； （2）信号几乎都是多位传输的； （3）信息的传递方式是多种多样的； （4）数字信号的速度变化范围很宽； （5）信号往往是单次的或非周期性的； （6）数字系统故障判别与模拟系统不同。
二、逻辑分析仪的工作原理
（1）数据获取
逻辑分析仪的数据输入通道数一般为8至64个，有 的甚至更多。为了不影响被测点的电位，每个通道都 由高阻抗的探头接入被测点。每个通道的输入信号， 经过门限电平比较电路，将被测信号整形成逻辑高、 低电平信号。通常门限电平取被测系统逻辑1、逻辑0 分别对应的高电平、低电平的平均值。例如，对于 TTL器件，其门限电平取为+1.4V。
数字逻辑电路是以二进制数字的方式来表 示信息。由于晶体管“导通”和“截止” 可以分别输出高电平或低电平，分别规定 它们表示不同的“1”和“0”数字。在每一时 刻，多位0、1数字的组合（二进制码）称 为一个数据字。
数据字随时间的变化按一定的时序关系形 成了数字系统的数据流。
Baidu Nhomakorabea
图16-1 时域、频域、数据域分析的比较
字识别器由一系列可编程的与门组成，每个与门的一路 输入是数据通道，另一路用于输入可编程的字识别程序 的值。字识别器把每个采集到的数据同触发字相比较， 一旦匹配，逻辑分析仪立即停止数据采集并显示结果。
逻辑分析仪设有组合触发、延迟触发、限定触发、 序列触发、计数触发、“毛刺”触发等多种触发 方式：
一、数据流的特征 （1）数据位格式
数字信号发生器产生的数字信号有以下几种数据位格 式：
①不归零（NRZ，not return to zero）格式 对一个时钟周期而言，用一个稳定的电平来表示一个
数据位。如图16-2a，用高电平表示“1”，低电平表示 “0”。 ②归零（RZ， return to zero）格式
逻辑分析仪（Logic Analyzer）是一种具有多路输 入，能存储数字数据并将测量结果以多种方式显 示的测试仪器。
逻辑分析仪是研究、测试数字电路的重要工具。 由于它仍然以荧光屏显示的方式给出测试结果， 所以也称为逻辑示波器。
逻辑分析仪主要分为两大类：
逻辑定时分析仪（Logic Timing Analyzer） 逻辑状态分析仪（Logic State Analyzer）
经过比较、整形后的信号送至内部采样器，在时 钟脉冲控制下进行采样。被采样的信号按顺序存储 在存储器中。由于相对于数据流来说存储器容量有 限，采样信息以“先进先出”的原则组织在存储器 中，假设存储器已存满数据，但尚未得到显示命令， 存储器将自动地舍弃旧数据，装入新数据。得到显 示命令，则按照先后顺序逐一读出信息，在显示器 中形成X、Y、Z三个轴向的模拟信号，由CRT屏幕 按设定的显示方式进行被测量的显示。
逻辑分析仪的取样时钟有两种:
同步时钟 异步时钟
图16-6异步时钟取样
（2）触发识别
逻辑分析仪的触发事件可以在一个特定的时钟周期启动 或停止数据采集；也就是说逻辑分析仪既可以显示触发 事件后的数据，也可以显示触发事件前的数据。触发事 件提供了采集数据的一个参考点。
触发事件是由逻辑分析仪的字识别器电路来检测的。字 识别器允许使用者指定触发事件的类型，如可以指定信 号的上升沿或下降沿（单信号输入），也可以指定多个 并行通道的高低电平的组合。
一、逻辑分析仪的基本组成
逻辑分析仪的基本组成如图16-5。包括如下 部分：
（1）触发识别； （2）数据获取； （3）数据存储； （4）数据显示。
图16-5 逻辑分析仪的基本组成
被测信号经过多通道数据采集探头形成并行数据， 送至内部比较器对输入波形进行整形。输入信号在 比较器中与外部设定的门限电平进行比较，大于门 限电平值的信号在相应的线上输出高电平，反之， 输出低电平。
（3）伪随机序列
数字信号发生器能提供一个伪随机二进制序列 （PRBS，Pseudo-Random Binary Sequence）。
PRBS数据流是一种确定的、周期非常长的数 据位序列。对被测系统而言在其周期内是一个 电平高和低的位随机串，PRBS的随机特性取 决于周期的长度，即周期越长，随机特性越好。
在一个数据位“1”之后立即返回到“0”，如图16-2b， 用一个时钟脉冲表示“1”。这种数据方式可用来产生一种 开关时钟信号。
③归一（R1，return to one）格式 在一个数据位“0”之后立即返回到“1”，如图16-2c。
这种数据方式与RZ格式对应。 ④返回到互补（RC，return to complement）格式
[知识链接一] 数据域测量的基本概念
时域分析是以时间为自变量，以被测信号（电压、 电流、功率）为因变量进行分析。例如示波器可用 来观察信号随时间的变化，它是典型的时域分析仪 器。
频域分析是在频域内描述信号的特征。例如频谱分 析仪是以频率为自变量，以各频率分量的信号值为 因变量进行分析的仪器。
数据域分析是研究以离散时间或事件为自变量的数 据流。
数据位“1” 返回到“0”，数据位“0” 返回到“1”，如 图16-2d。这种数据方式提供了一种与数据平均值（0V） 无关的数据流，如数据通道不能传输直流电平，可选择这 种数据位格式。
图16-2 数字信号的数据位格式
（2）数据序列 数据序列指数据流的序列，它由序列器控制。一般数
字信号发生器可产生如图16-3的三种主要的数据序列。
（4）数字信号发生器的组成
数字信号发生器由主机和多个模块组成，如图 16-4所示。主机包括机箱、中央处理单元、电 源、信号处理单元（时钟和启动/停止信号发生 器）和人机接口。
图16-4数字信号发生器的原理框图
◆思考与练习1
简述数字信号发生器的组成。
[知识链接二] 逻辑分析仪的组成和 工作原理
项目十六 逻辑分析仪
[知识链接一] 数据域测量的基本概念 [知识链接二] 逻辑分析仪的组成和工作原 [知识链接三] 逻辑分析仪的显示方式
数字系统具有以下主要特点：
（1）数字信号通常是按时序传递的； （2）信号几乎都是多位传输的； （3）信息的传递方式是多种多样的； （4）数字信号的速度变化范围很宽； （5）信号往往是单次的或非周期性的； （6）数字系统故障判别与模拟系统不同。
二、逻辑分析仪的工作原理
（1）数据获取
逻辑分析仪的数据输入通道数一般为8至64个，有 的甚至更多。为了不影响被测点的电位，每个通道都 由高阻抗的探头接入被测点。每个通道的输入信号， 经过门限电平比较电路，将被测信号整形成逻辑高、 低电平信号。通常门限电平取被测系统逻辑1、逻辑0 分别对应的高电平、低电平的平均值。例如，对于 TTL器件，其门限电平取为+1.4V。
数字逻辑电路是以二进制数字的方式来表 示信息。由于晶体管“导通”和“截止” 可以分别输出高电平或低电平，分别规定 它们表示不同的“1”和“0”数字。在每一时 刻，多位0、1数字的组合（二进制码）称 为一个数据字。
数据字随时间的变化按一定的时序关系形 成了数字系统的数据流。
Baidu Nhomakorabea
图16-1 时域、频域、数据域分析的比较
字识别器由一系列可编程的与门组成，每个与门的一路 输入是数据通道，另一路用于输入可编程的字识别程序 的值。字识别器把每个采集到的数据同触发字相比较， 一旦匹配，逻辑分析仪立即停止数据采集并显示结果。
逻辑分析仪设有组合触发、延迟触发、限定触发、 序列触发、计数触发、“毛刺”触发等多种触发 方式：
一、数据流的特征 （1）数据位格式
数字信号发生器产生的数字信号有以下几种数据位格 式：
①不归零（NRZ，not return to zero）格式 对一个时钟周期而言，用一个稳定的电平来表示一个
数据位。如图16-2a，用高电平表示“1”，低电平表示 “0”。 ②归零（RZ， return to zero）格式
逻辑分析仪（Logic Analyzer）是一种具有多路输 入，能存储数字数据并将测量结果以多种方式显 示的测试仪器。
逻辑分析仪是研究、测试数字电路的重要工具。 由于它仍然以荧光屏显示的方式给出测试结果， 所以也称为逻辑示波器。
逻辑分析仪主要分为两大类：
逻辑定时分析仪（Logic Timing Analyzer） 逻辑状态分析仪（Logic State Analyzer）
经过比较、整形后的信号送至内部采样器，在时 钟脉冲控制下进行采样。被采样的信号按顺序存储 在存储器中。由于相对于数据流来说存储器容量有 限，采样信息以“先进先出”的原则组织在存储器 中，假设存储器已存满数据，但尚未得到显示命令， 存储器将自动地舍弃旧数据，装入新数据。得到显 示命令，则按照先后顺序逐一读出信息，在显示器 中形成X、Y、Z三个轴向的模拟信号，由CRT屏幕 按设定的显示方式进行被测量的显示。
逻辑分析仪的取样时钟有两种:
同步时钟 异步时钟
图16-6异步时钟取样
（2）触发识别
逻辑分析仪的触发事件可以在一个特定的时钟周期启动 或停止数据采集；也就是说逻辑分析仪既可以显示触发 事件后的数据，也可以显示触发事件前的数据。触发事 件提供了采集数据的一个参考点。
触发事件是由逻辑分析仪的字识别器电路来检测的。字 识别器允许使用者指定触发事件的类型，如可以指定信 号的上升沿或下降沿（单信号输入），也可以指定多个 并行通道的高低电平的组合。
一、逻辑分析仪的基本组成
逻辑分析仪的基本组成如图16-5。包括如下 部分：
（1）触发识别； （2）数据获取； （3）数据存储； （4）数据显示。
图16-5 逻辑分析仪的基本组成
被测信号经过多通道数据采集探头形成并行数据， 送至内部比较器对输入波形进行整形。输入信号在 比较器中与外部设定的门限电平进行比较，大于门 限电平值的信号在相应的线上输出高电平，反之， 输出低电平。