简易直接数字频率合成器的设计与仿真
基于vhdl的直接数字频率合成器设计与实现
基于vhdl的直接数字频率合成器设计与实现基于vhdl的直接数字频率合成器设计与实现基于VHDL的直接数字频率合成器设计与实现20世纪60年代末，伴随数字集成电路与微电子技术的发展出现了直接数字频率合成器(DDS)，它与传统的频率合成技术相比较，具有极高的频率分辨率与稳定度、转换时间短、输出信号的频率、相位、幅度可控等诸多优点，易于实现调频、调相、调幅等多种信号，因而得到广泛应用。
本文从DDS的电路结构与具体参数的设计出发，详细论述了DDS的VHDL语言实现过程，给出了频率控制字长为24位的完整的VHDL，代码。
1 DDS的工作原理目前，比较广泛使用的一种DDS设计方案是查找法，如图1所示，其基本工作原理是通过频率控制字的累加与相位控制字相加形成访问波形表的地址，然后通过地址映射，输出波形的幅度信息给DAC电路，再通过DAC中的LPF，得到相应的波形信号。
以正弦信号合成为例，设输出信号的频率为fo，在不考虑初相位的条件下，其瞬时相位：θ=2πfot，一个Tclk内，相位的变化总量为：实际当中，确定相位量化字长N的大小，并不是任意的，它既取决于上面两个因素，也与量化信噪比有关。
文献[7]给出了较为详细的讨论。
如正弦波合成时，相位量化的信噪比与幅度量化的信噪引起的总信噪比估计为：其中D为正弦信号振幅量化字长。
相位量化字长N越大，所需的查表法空间越大，因此设计DDS时，要合理选择N，D的大小。
当N，D取定后，应根据波形特点，进一步采用ROM压缩技术减小所需单元的数量。
如合成正弦信号时，可根据信号的对称性，仅存储0～π／2的幅度值，这样可以将ROM大小压缩为原来的1／4。
2 VHDL语言实现程序设计包含三个部分：数据输入、相位累加和ROM查找，分别由三个进程实现。
data_in进程：在WR=0并CLK=1时，写频率控制字；phase_add进程：在CLK上升沿，做相位累加，并取累加结果的高12位的低10位用于ROM表的地址，其最高位与次高位分别送s_1和s_2用来正弦相位区间控制；lookfor_rom进程：在CLK上升沿，按照phase_add进程提供的地址寻址，并对寻址结构按s_1和s_2所划分的四个象限进行数据处理，并将处理的结果输出。
现代频率合成技术课程设计—基于.MATLAB的DDS设计与仿真
基于MATLAB的DDS设计与仿真摘要：利用matlab仿真工具建立数字频率合成器DDS的仿真模型.便于我们直截了当地了解DDS的工作原理和各部分模块的功能.而且便于我们分析DDS的工作性能和各种参数指标。
1.实验背景随着技术和器件水平的提高.称之为直接数字式频率合成器（DDS）新的频率合成技术得到飞速的发展。
DDS在相对带宽﹑频率转换时间﹑相位连续性﹑正交输出﹑高分辨力以及集成化等一系列指标方面.已远远超过了传统的频率合成器所达到的水平.完成了频率合成技术的又一次飞跃。
DDS与传统的DS和IS 一起构成了现代频率合成技术体系.将频率合成技术推向了一个新的阶段。
2.DDS的原理：数字频率合成是从相位概念出发直接合成所需波形的一种新技术.它采用一个恒定的输入参数时钟.通过数据处理的方式产生频率﹑相位可调的输出信号。
DDS系统由相位累加器﹑波形ROM﹑D/A转换器和低通滤波器构成。
它具有频率分辨率高﹑频率切换时相位连续等优点。
DDS是继直接合成技术和锁相环式频率合成技术之后的第三代频率合成技术。
他的工作原理是基于相位与幅度的对应关系.通过改变频率控制字（K）来改变相位累加器（位数为N）的相位累加速度.然后在固定时钟的控制下取样.取样得到的相位值（去取相位累加器的高M位）通过相位幅度转换得到与相位值对应的幅度序列.幅度序列通过数模转换及低通滤波得到正弦波输出。
下图为DDS的原理图。
图1 DDS原理框图其中.K为频率控制字.为基准时钟频率.N为相位累加器的字长.D为ROM 数据位及D/A转换器的字长。
相位累加器在基准时钟 的控制字下以步长K做累加.把相加后的结果送至相位累加器的输入.相位累加器一方面在上一时钟周期作用后产生的新的想位数据反馈到自身的输入端.在下一个时钟的作用下继续与频率控制数据K相加.另一方面将这个值作为取样地址输出.送入正弦查找表ROM.作为波形ROM的地址.对波形ROM进行寻址。
波形ROM输出D位的幅度码S(n)经D/A转换器变成阶梯波S(t).再经过低通滤波器平滑后就可以得到合成的信号波形。
基于FPGA的直接数字频率合成器设计及仿真
个时 钟脉 冲 的作用 下继续 与频 率控 制字ｋ 相加 。
这 样 ．相位 累加 器将 在时钟 作用 下 ．不 断对频 率
控 制 字进行 线性 相位 累加 。 由此 可见 ．相位 累加
目前 各大 芯片 制造厂 商都 相继 推 出 了采 用 先
进 Ｃ Ｓ 艺 生产 的 高 性 能 和多 功 能 的Ｄ Ｓ 片 ＭＯ 工 Ｄ芯
避簖 辔
Ｖ１ ｏ ０Ｏ ． ． Ｎ２ １
Ｆｂ ｏ ８ ｅ ．２ ｏ
器 内 的波 形抽 样值 （ 二进 制 编码１经查 找表查 出 ． 从 而完 成相位 到 幅值 的转换 。波 形 存储 器 的输 出 送 到 Ｄ Ａ转 换器 后 ．Ｄ Ａ转换 器 便 可将 数 字 量 形 ／ ／
Ａ Ｅ Ｃ Ｘ系列 、Ｓｒｔ 系列 以及 Ｃ ｃｏ ｅ 。 ｔ ｉ ａｘ ｙｌｎ 等 Ｍａ＋ ｌｓ 是Ａ ｔ ａ 司提 供给 客 户 的一个 完 ｘ ｐｕｌ Ｉ ｌ ｒ公 ｅ 整 的Ｅ Ａ开 发 软件 ，可 完 成从 设 计 输 入 、编译 、 Ｄ
式 的波 形 幅值 转换 成所 要合 成 的频 率模 拟 量形 式 信 号 。系统 中 的低 通滤 波器 可用 于 滤除 不需 要 的 取 样分 量 ，以便 输 出频谱纯 净 的正弦波 信 号 。 Ｄ Ｓ 相 对 带 宽 、频 率 转 换 时 间 、高 分 辨 Ｄ在
力 、相 位连续 性 、正交 输 出 以及 集 成化 方 面 的一
器 在 每一个 时钟 脉 冲输 人 时 ．都 要把 频 率控 制字
累加一 次 。事实 上 ．相位 累加器 输 出的 数据 就是
（ 中应 用较 为广 泛 的是Ａ 公 司的Ａ ９ ５ 其 Ｄ Ｄ ８ Ｘ系列） ．
从 而为 电路设 计 者提 供 了多种 选择 。现 在 ．Ｄ Ｓ Ｄ
最新-基于FPGA的直接数字频率合成器的设计和实现 精品
基于FPGA的直接数字频率合成器的设计和实现摘要介绍了利用的器件150实现直接数字频率合成器的工作原理、设计思想、电路结构和改进优化方法。
关键词直接数字频率合成现场可编程门阵列直接数字频率合成,即，一般简称是从相位概念出发直接合成所需要波形的一种新的频率合成技术。
目前各大芯片制造厂商都相继推出采用先进工艺生产的高性能和多功能的芯片其中应用较为广泛的是公司的985系列，为电路设计者提供了多种选择。
然而在某些场合，专用的芯片在控制方式、置频速率等方面与系统的要求差距很大，这时如果用高性能的器件设计符合自己需要的电路就是一个很好的解决方法。
1是公司着眼于通信、音频处理及类似场合的应用而推出的器件芯片系列，总的来看将会逐步取代10系列，成为首选的中规模器件产品。
它具有如下特点11采用查找表和嵌入式阵列块相结合的结构，特别适用于实现复杂逻辑功能存储器功能，例如通信中应用的数字信号处理、多通道数据处理、数据传递和微控制等。
2典型门数为1万到10万门，有多达49152位的每个有4096位。
3器件内核采用25电压，功耗低，能够提供高达250的双向功能，完全支持33和66的局部总线标准。
4具有快速连续式延时可预测的快速通道互连；具有实现快速加法器、计数器、乘法器和比较器等算术功能的专用进位链和实现高速多扇入逻辑功能的专用级连接。
150具有典型门数50000门，逻辑单元2880个，嵌入系统块10个，完全符合单片实现电路的要求。
因此采用它设计电路，设计工具为的下一代设计工具软件。
范文先生网收集整理1电路工作原理图1所示是一个基于的电路的工作原理框图。
的工作原理是以数控振荡器的方式产生频率、相位可控制的正弦波。
电路一般包括基准时钟、频率累加器、相位累加器、幅度相位转换电路、转换器和低通滤波器。
基于AD9852的数字频率合成器设计与实现
1基于AD9852的数字频率合成器的设计与实现摘 要：本文介绍了利用高性能DDS 芯片AD9852设计和实现的数字频率合成器；研究了利用MCU 通用IO 口仿真SPI 串口通信实现对AD9852进行控制的方案，解决了AD9852控制困难的问题；并给出了主要测试结果。
关键词：DDS 信号源 AD9852 SPI 串行通信Design and Research on Digital Frequency Synthesizer by Using AD9852Chen Ning Fei YuanchunAbstract: This paper introduces the research and design of digital frequency synthesizer by complete DDS chip AD9852.The scheme of SPI serial control via MCU is given, and at last it lists the main test output. Keywords: DDS, signal source, AD9852, SPI serial control.前 言频率合成器是利用一个或多个标准信号，通过各种技术途径产生大量离散频率信号的设备。
直接数字式频率合成（DDS）技术是继直接频率合成和间接频率合成之后，随着数字集成电路和微电子技术的发展而迅速发展起来第三代频率合成技术。
它以数字信号处理理论为基础，从信号的幅度相位关系出发进行频率合成，具有极高的频率分辨率、极短的频率转换时间、很宽的相对带宽、频率转换时信号相位连续、任意波形的输出能力及数字调制功能等诸多优点，正广泛地应用于仪器仪表、遥控遥测通信、雷达、电子对抗、导航以及广播电视等各个领域。
尤其是在短波跳频通信中，信号在较宽的频带上不断变化，并且要求在很小的频率间隔内快速地切换频率和相位，因此采用DDS 技术的本振信号源是较为理想的选择。
简易频率合成器课程设计
简易频率合成器课程设计一、课程目标知识目标：1. 学生能理解频率合成器的基本原理，掌握其组成部分及功能。
2. 学生能掌握简易频率合成器的搭建方法，了解不同类型频率合成技术的优缺点。
3. 学生能运用所学的电子技术知识，分析并解决简易频率合成器中可能出现的问题。
技能目标：1. 学生能够独立完成简易频率合成器的搭建，提高动手实践能力。
2. 学生能够运用所学知识，对简易频率合成器进行调试和优化，提升问题解决能力。
3. 学生能够通过小组合作，提高沟通与协作能力。
情感态度价值观目标：1. 学生对电子技术产生兴趣，培养探究精神和创新意识。
2. 学生在实践过程中，树立安全意识，养成严谨的科学态度。
3. 学生通过课程学习，认识到电子技术在现实生活中的应用，增强学以致用的意识。
课程性质：本课程为电子技术实践课程，以理论为基础，侧重实践操作。
学生特点：学生为高中年级，具备一定的电子技术基础知识，对实践操作有较高的兴趣。
教学要求：结合学生特点，注重理论与实践相结合，提高学生的动手实践能力和问题解决能力。
通过课程目标的实现，使学生在知识、技能和情感态度价值观方面得到全面提升。
在教学过程中，将目标分解为具体的学习成果，便于教学设计和评估。
二、教学内容1. 理论知识：- 频率合成器的基本原理及其应用场景- 频率合成器的分类及各类型优缺点- 简易频率合成器的组成部分及其功能- 相关电子元器件的特性和选型2. 实践操作：- 简易频率合成器的搭建方法与步骤- 频率合成器的调试与优化技巧- 故障分析与问题解决方法3. 教学大纲：- 第一课时：导入频率合成器的基本概念，介绍其应用场景，学习相关电子元器件知识。
- 第二课时：学习频率合成器的分类及优缺点，分析简易频率合成器的组成部分。
- 第三课时：讲解简易频率合成器的搭建方法，进行实践操作。
- 第四课时：对搭建的简易频率合成器进行调试与优化，学习故障分析与问题解决方法。
教材章节关联：本教学内容与教材中“频率合成器”章节相关，涉及的知识点包括频率合成器原理、分类、搭建与调试等。
简易DDS频率合成器设计
目录第一章系统分析与设计方案 (1)1.1 DDS设计原理介绍 (1)1.2直接数字式频率合成器(DDS)的基本结构 (1)1.3基本DDS结构的常用参量计算 (1)1.3.1 DDS的输出频率f out 。
(1)1.3.2 DDS产生的相位。
(1)1.3.3 DDS的频率分辨率。
(1)1.3.4 DDS的频率输入字FW计算。
(2)1.4 DDS的工作原理 (2)1.4.1相位累加器与频率控制字FW (2)1.4.2 相位控制字PW (2)第二章软件设计 (3)2.1 Verilog HDL程序 (3)2.1.1 8位加法器程序代码 (3)2.1.2 16位加法器程序代码 (3)2.1.3 8位寄存器程序代码 (3)2.1.4 16位寄存器程序代码 (4)2.1.5 dds代码程序 (4)2.1.6 ROM的创建 (4)第三章实验仿真 (5)3.1 原理图 (5)3.1.1 ROM (5)3.1.2 八位加法器 (5)3.1.3 十六位加法器 (5)3.1.4 八位寄存器 (6)3.1.5 十六位寄存器 (6)3.2 仿真波形 (6)3.3 D/A转换电路 (9)3.3.1 DAC0832结构及工作原理 (9)3.3.2 D/A转换电路模块 (10)3.4 实验结果 (10)3.5 调试过程 (10)3.5.1对adder8、adder16、reg8、reg16的调试 (10)3.5.2. D/A转换电路的调试 (10)3.5.3．输出波形的调试 (10)第四章心得体会 (11)第五章参考文献 (12)第一章系统分析与设计方案1.1 DDS设计原理介绍DDS即Direct Digital Synthesizer数字频率合成器，是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术，是一种新型的数字频率合成技术。
具有相对带宽大、频率转换时间短、分辨力高、相位连续性好等优点，很容易实现频率、相位和幅度的数控调制，广泛应用于通讯领域。
基于FPGA的DDS直接数字频率合成器设计与实现
图 ５
期只采样 ２点，难 以保证输出精度 。为了保证输 出精度 ，规 定最低每 周期采样 ８ 点，此时 Ｋ ２／ ＝ ２ ，则 ：ｆ ＝ ＝ ８ １８ … Ｋ×
ｆ／ １ ． ２ Ｈ ｃ２＝ ６ ５ Ｍ ｚ ５
（ ）最 小步长的正弦波 （ ６ １ 图 ）
频 率 控 制 字 ： ００ ０ ０ ０ ００００１ 相 位 控 制 字 ： ００ ０ ０ ０ ０００００
ｒ — Ｖ ｖ＼ １ ／ 厂 八 八八 ／ ／ ＾厂 ｒ ｕ 厂 九 ＼ ＾＼ 、
图７
仿 真测得正弦波频率为：２ ２ ． ８ ８ ７ ｓ２ ．６ ｓ ／（ ０ ３ ７６ ｕ 一 ０ ２ ｕ ）≈ １． ４ ３ Ｈ ，与计算参 数相 近，误差来 自于仿真测量时的显 ５ ６ １Ｍ ｚ
２ 波形存储 ．
本设计 中波形存储 为连续存储 ，对正 弦波进行采样 利用 Ｏ ａ ｔｓ制造 一个 Ｒ Ｍ ，进 行 查值 操 作 ， 波 形 的 存 储 方 法 ｕｒ ｕ Ｏ表 在 上可 以有两种 方案 ，一个是对正弦波从 ０到 ２ 进行采样 ，在 兀 这 次 设计 和 以上 的 参 数 选 取 上 均 基 于 这 种 方 案 ，这 个 方 案 的
示 误差 。
正弦波幅值的获得 ，可通过 Ｃ语言编程得到，将 Ｃ程序
所 得 结 果 导 出 到一 个 文 件 中 便 可 得 到 正 弦波 幅 值 。 ３ 系 统 设计 ． 由波 形 存 储 模 式 ，设 计 系统 模 型 框 图 ４ ：
（ ）最 大 步 长 的 正 弦波 （ ７ ２ 图 ） 频 率 控 制 字 ： ０ １０ ０ ０ ０００００ 相 位 控 制 字 ：０ ０ ０ ０ ０ ０ ０ ０ ００
优 点 是 实现 简 单 ，思 路 清 晰 ；另一 种 方 案 是 对 正 弦波 从 ０到
EDA课程设计直接数字频率合成器(DDS)
,a click to unlimited possibilities
汇报人：
目录
01 添 加 目 录 项 标 题
02 D D S 的 原 理
03 D D S 的 硬 件 实 现
04 D D S 的 应 用
05 D D S 的 软 件 仿 真 与实现
06 D D S 的 优 化 与 改 进
医疗领域：用于 医疗设备的信号 处理和传输
军事领域：用于 雷达、通信、电 子对抗等设备的 信号处理
工业领域：用于 工业自动化设备 的信号处理和控 制
Part Five
DDS的软件仿真与 实现
软件仿真工具介绍
MATL AB：强大的数学计算和图形处理 能力，适合进行信号处理和仿真
Simulink：MATL AB的扩展工具，可以 进行系统级仿真，支持DDS模块
DDS的动态范围扩展
动态范围扩展原理：通过调整DDS的输出电压和频率，实现动态范围的 扩展 动态范围扩展方法：采用数字信号处理技术，如滤波、放大、压缩等
动态范围扩展效果：提高DDS的输出信号质量，降低噪声和失真
动态范围扩展应用：在通信、雷达、电子对抗等领域具有广泛应用
THANKS
汇报人：
DDS的频率分辨率优化
频率分辨率定义：衡 量DDS性能的重要参 数，表示输出信号的 频率精度和稳定度。
优化方法1：采用高 精度的参考时钟源， 提高时钟频率，减小 DDS的相位截断误差。
优化方法2：增加相 位累加器的位数，扩 大频率调制的范围， 提高频率分辨率。
优化方法3：采用数 字滤波技术，对DDS 输出信号进行滤波处 理，减小杂散分量， 提高频率分辨率。
实际应用：通过对DDS的相位噪声 进行降低，可以提高信号的纯度， 减小干扰和失真，从而提高通信、 雷达、电子对抗等系统的性能。
实现直接数字频率合成器的种技术方案
实现直接数字频率合成器的种技术方案数字频率合成器是指一种非常重要的电子技术设备，其可以将高精度的数字信号转化为高质量的模拟信号，并通过模拟电路将这些信号输出，使得它们可以被人类感知。
实现直接数字频率合成器的技术方案有很多，本文将会详细介绍其中几种方案。
首先，最基本的方案是采用数字锁相环（，简称PLL）来实现直接数字频率合成器。
PLL技术已经被广泛应用于数字电路中，不仅可以实现同步，还可以通过比较、过滤和放大的方式将输入信号与参照信号进行比较，从而实现频率合成。
在此方法中，数字信号由一个ARB（任意波形发生器）产生，然后通过一个分频器进行分频，得到一个低频数字信号。
然后，这个低频数字信号以作为输入信号，通过两个锁相环（一个主锁相环，一个辅助锁相环）进行比较和过滤，最终输出高质量的数字信号。
这种方案非常简单，低成本、功耗低，适用于低频合成，但缺点是精度较低。
第二种方案是数字信号处理器（DSP）。
为了实现更高精度和更高的频率合成，可以采用DSP来实现。
首先，数字信号由一个ARB产生，并通过高速ADC进行采样。
然后，DSP通过数字滤波器等技术将这些数字信号进行处理，最终输出精度高、频率高的数字信号。
这种方案的优点是可以实现高精度、高频率的数字信号合成，但缺点是复杂度高、功耗大。
第三种方案是FPGA（现场可编程门阵列）。
FPGA相当于一个可编程的芯片，在硬件上实现数字信号处理和频率合成这两个功能。
这种方案的优点是高度灵活、可修改、功耗低，可实现多路复用，缺点是工程量大、难度较高。
总的来说，实现直接数字频率合成器的技术方案有很多，具体的方案应根据具体的应用场景和需要来确定。
如果需要实现低成本、低功耗的低频率合成，则可以采用PLL技术的方案。
如果需要实现高精度、高频率的数字信号合成，则可以采用DSP的方案。
如果需要更高的灵活性和可修改性，则可以采用FPGA的方案。
基于Verilog语言的DDS设计与仿真
基于Verilog语言的DDS设计与仿真一、本文概述随着数字信号处理技术的快速发展，直接数字频率合成器（DDS）在现代通信、雷达、电子对抗等领域的应用越来越广泛。
DDS技术以其高精度、高速度、高稳定性等优点，成为了现代电子设备中实现频率合成的首选方法。
Verilog语言作为一种高效、灵活的硬件描述语言，为DDS的设计与实现提供了强大的支持。
本文旨在探讨基于Verilog语言的DDS设计与仿真方法。
我们将简要介绍DDS的基本原理和关键技术，包括相位累加器、波形存储器、D/A转换器等核心组件的作用与实现方式。
我们将详细阐述如何使用Verilog语言实现DDS的各个模块，包括相位累加器、波形存储器等关键部分的设计思路和代码实现。
我们将通过仿真实验验证设计的正确性，分析DDS的性能指标，如频率分辨率、相位连续性等，并探讨优化设计的方法。
通过本文的研究，读者可以深入了解DDS的设计原理和实现方法，掌握基于Verilog语言的DDS设计与仿真技术，为实际应用中的DDS 设计提供参考和借鉴。
本文的研究成果也可以为其他数字信号处理系统的设计和实现提供有益的启示和借鉴。
二、DDS基本原理直接数字频率合成（Direct Digital Synthesizer，简称DDS）是一种先进的频率合成技术，它使用数字信号处理技术生成所需频率的模拟信号。
DDS主要由相位累加器、正弦查找表（ROM）、D/A转换器和低通滤波器（LPF）组成。
DDS的基本工作原理是：在相位累加器中，每一步都会将频率控制字（Frequency Control Word，FCW）与相位寄存器中的值相加，生成新的相位值。
这个相位值随后被用作查找表（通常是正弦查找表）的地址，从而得到对应相位值的正弦波幅度。
查找表输出的数字信号然后被D/A转换器转换为模拟信号。
通过低通滤波器滤除高频分量，得到平滑的模拟正弦波。
DDS的频率分辨率和频率转换时间主要由查找表的大小和相位累加器的位数决定。
EDA设计III-直接数字频率合成器(DDS)设计
直接数字频率合成器（DDS）设计摘要直接数字合成（DDS）是一种数字式技术，产生的频率和相位可调输出信号引用到一个固定频率时钟源模块的精度数字数据技术。
本质上，参考时钟脉冲频率间隔分开一个DDS结构提出的二进制控制字。
控制字通常是24到48位长，使DDS的实施提供优越的输出频率调谐分辨率。
在日益竞争成本的今天，高性能，功能与作用相结合，DDS 产品正迅速地成为除传统的高速频率的模拟合成器解决办法之外的另一种选择。
高速，高性能，D/A变换器和DDS结构到单片机(通常是一个完整DDS的解决办法)上的综合使这项技术能够瞄准广泛应用，而且在许多场合提供一种替代基于模拟的PLL合成器。
在许多应用中，使用DDS的解决方案拥有灵活的特性，相较模拟等效电路锁相环频率合成器它有一些独特的优势。
DDS 优势：微赫兹的输出频率和相位调整功能，这些全部在数字控制下完成。
极其快的调相输出频率(或者相位),相位频率连续无畸变/使未达到的相关模拟还原时间异常。
DDS数字化实现了消除了手工系统调谐的需要操控和零部件老化和温度模拟合成器解决办法。
DDS实现了数字的控制接口，当它在处理器下控制时系统可被遥控的环境变得容易、精确且尽可能完善。
当它作为一个相位合成器时，DDS能够前所未有的匹配来控制I和Q的输出。
关键字直接频率合成器（DDS），任意的波形发生器，频率计SummaryDirect digital synthesis (DDS) is a technique for using digital data processing blocks as a means to generate a frequency- and phase-tunable output signal referenced to a fixed-frequency precision clock source. In essence, the reference clock frequency is “divided down” in a DDS architecture by the scaling factor set forth in a programmable binary tuning word. The tuning word is typically 24-48 bits long which enables a DDS implementation to provide superior output frequency tuning resolution.Today’s cost-competitive, high-performance, functionally-integrated, and small package-sized DDS products are fast becoming an alternative to traditional frequency-agile analog synthesizer solutions. The integration of a high-speed, high-performance, D/A converter and DDS architecture onto a single chip (forming what is commonly known as a Complete-DDS solution) enabled this technology to target a wider range of applications and provide, in many cases, an attractive alternative to analog-based PLL synthesizers. For many applications, the DDS solution holds some distinct advantages over the equivalent agile analog frequency synthesizer employing PLL circuitry.DDS advantages:Micro-Hertz tuning resolution of the output frequency and sub-degree phase tuning capability, all under complete digital control.Extremely fast “hopping speed” in tuning output frequency (or phase), phase-continuous frequency hops with no over/undershoot or analog-related loop settling time anomalies.The DDS digital architecture eliminates the need for the manual system tuning and tweaking associated with component aging and temperature drift in analog synthesizer solutions.The digital control interface of the DDS architecture facilitates an environment where systems can be remotely controlled, and minutely optimized, under processor control.When utilized as a quadrature synthesizer, DDS afford unparalleled matching and control of I and Q synthesized outputs.KeywordsDirect digital synthesis (DDS),The generator of arbitrary wave form, Frequency measure目录I、正文 (4)一、设计要求说明 (4)二、方案论证 (4)三、各模块设计原理 (6)1、相位累加器 (6)2、建立ROM宏单元 (7)3、频率控制与相位控制模块 (12)4、动态显示模块 (15)5、分频模块 (18)6、测频模块 (20)7、控制模块 (22)四、总装图 (23)五、编程下载 (24)II、结论 (25)III、参考文献 (25)IV、实验感想 (26)I、正文一、设计要求说明：本实验的内容是使用DDS的方法设计一个任意频率的正弦信号发生器，利用Quartus II完成设计、仿真等工作，并进行硬件测试。
基于FPGA的直接数字频率合成器的设计
天津师范大学本科毕业论文（设计）题目：基于FPGA的直接数字频率合成器的设计学院：计算机与信息工程学院学生姓名：金宝学号：04509150专业：信息工程年级：2004级完成日期：2008年5月指导教师：李骊基于FPGA的直接数字频率合成器的设计摘要：直接数字频率合成器(DDS)是一种以数字采样技术为基础，以相位累加器为主体的频率合成器。
DDS具有相位噪声低、频率分辨率高、频率转换时间短、工作频带宽线路简洁一系列的优点，是目前战术通信的主要技术基础之一。
本设计是利用FPGA芯片设计直接数字频率合成器，从而实现频率变化、相位变化和幅度变化。
首先对DDS的原理进行了详细讨论，然后通过各种方案的比较和论证，设计实现了基于FPGA的DDS。
设计中采用的是VHDL语言编程，并使用Quartus II软件仿真，通过硬件实现，设计简单，并经实践证明是可行的。
关键字：直接数字频率合成；现场可编程门阵列；硬件描述语言Design and Implementation of Direct Digital FrequencySynthesiZer Based on FPGAAbstract :DDS (Direct Digital Frequency Synthesizer) is a synthesizer which is based on the digital sampling technique and makes phasic accumulator as its principal part. DDS has a series of merits, including low phasic noise, high frequency resolution, short frequency circuitry. It is one of bases of critical technique on tactical communications.This paper designs DDS to implement the changes in frequency, phase and extent by FPGA chips. First of all, it discusses the principle of DDS in detail. Then its design implements DDS based on FPGA by comparing and demonstrating all kinds of schemes. This design is programmed in VHDL language and uses Quartus II as a emulator. The brief design is available after hardware implementation and practical certificate.Key words :Direct Digital Synthesis；FPGA；VHDL目录1 绪论............................................................... - 1 - 1.1 直接数字频率合成技术简介....................................... - 1 - 1.2. DDS的产生..................................................... - 1 - 1.3 直接数字频率合成技术概念....................................... -2 - 1.4 直接数字频率合成技术的工作特点................................. - 2 - 1.5 直接数字频率合成技术在军事通信中的应用......................... -3 - 1.6 课题背景....................................................... - 3 -1.7 课题内容....................................................... - 4 -2 总体方案设计....................................................... - 4 - 2.1 实现DDS的三种技术方案......................................... - 4 -2.1.1 采用高性能DDS单片电路的解决方案............................ - 5 -2.1.2 采用低频正弦波DDS单片电路的解决方案........................ - 6 -2.1.3 自行设计的基于FPGA芯片的解决方案........................... - 6 - 2.2 DDS工作原理.................................................... - 8 -2.2.1 直接频率合成器（DDS）的优缺点............................... - 9 -2.2.2 影响DDS合成技术应用的问题................................. - 11 -2.2.3 技术难点................................................... - 11 - 2.3 现场可编程技术................................................ - 11 -2.3.1 FPGA基本结构.............................................. - 13 -2.3.2 FPGA设计流程.............................................. - 13 -3 数字合成器(DDS)的实现............................................. - 15 - 3.1 VHDL语言简介.................................................. - 15 - 3.2 QuartusII软件简介............................................. - 17 - 3.3 直接数字合成器(DDS)方案的实现................................. - 19 -3.3.1 相位累加器................................................. - 19 -3.3.2 相位调制器................................................. - 21 -3.3.3 正弦查询表ROM ............................................. - 23 -3.3.4 数模转换器DAC ............................................. - 26 -3.3.5 合并——DDS顶层文件....................................... - 26 -4 直接频率合成器DDS的仿真与调试.................................... - 28 - 4.1 综合.......................................................... - 28 - 4.2 仿真.......................................................... - 28 - 4.3硬件实现....................................................... - 29 -4.3.1 配置引脚................................................... - 29 -4.3.2 下载....................................................... - 29 -4.3.3 硬件连接与实现............................................. - 30 -5 总结与展望........................................................ - 31 - 参考文献............................................................ - 32 - 致谢.............................................................. - 33 -1 绪论频率合成器是一种频率稳定度较高的离散间隔型频率信号发生器。
直接数字频率合成器设计
电子线路课程设计直接数字频率合成器摘要本篇报告主要介绍了用EDA设计完成直接数字频率合成器DDS的过程。
该直接数字频率合成器输出的频率及相位均可控制，且能输出正弦、余弦、三角波、锯齿波、方波五种波形，经过转换之后还能在示波器上显示，在控制电路的作用下能实现保持、清零功能，另外还能同时显示输出频率、相位控制字、频率控制字。
本设计利用QuartusII 7.0软件进行DDS的设计，最后下载到SmartSOPC实验系统中进行硬件测试。
AbstractThis report introduces the EDA design is completed with Direct Digital Synthesis DDS process. The direct digital frequency synthesis of the output frequency and phase can control, and can output sine, cosine, triangle wave, sawtooth, square waveform five, after conversion after also displayed on the oscilloscope, in the role of the control circuit can be Implementation maintained cleared function, and also shows the output frequency, phase control characters, frequency control word. This design uses DDS QuartusII 5.0 software design, the final download SmartSOPC experimental system hardware testing.关键词EDA设计、直接数字频率合成器DDS、QuartusII 5.0软件、SmartSOPC实验系统Key wordsEDA design,Direct Digital Synthesizer DDS, QuartusII 5.0software, SmartSOPC experiment system目录摘要与关键字——————————————————————----2设计要求说明——————————————————————----4整体电路设计原理————————————————————----4 基本框图————————————————————————4工作原理————————————————————————5整体封装电路图—————————————————————6各子模块设计原理————————————————————----6 频率和相位调节电路———————————————————-6 累加器—————————————————————————9加法器—————————————————————————11波形存储器———————————————————————11DDS电路————————————————————————16分频电路————————————————————————17测频电路————————————————————————17动态显示电路——————————————————————19实验结果------------------------------------------------19输出频率测量及误差分析—————————————————----22调试仿真及下载—————————————————————----22改进与提高———————————————————————----23 实现节省ROM空间的模块设计（四分之一波形）——————--23频率字和相位字的扩展—————————————----------26遇到的问题——————————————————--------------27感想与总结———————————————————————-----28参考文献————————————————————————-----28设计要求说明一.设计内容本实验的内容是使用DDS的方法设计一个任意频率的正弦信号发生器，利用Quartus II完成设计、仿真等工作，并进行硬件测试，通过示波器观察输出信号波形。
基于FPGA的直接数字频率合成系统的仿真设计
装配 图等 生产所 需 资料等 ， 全部 在计 算机 上完 成 。Ｅ Ａ技术 借 Ｄ 助计 算 机存 储 量 大 、 运行 速 度 快 的特 点 ， 对设 计方 案 进行 人 可
工难 以完成 的模拟 评估 、 计检 验 、 计 优化 和 数据 处 理等 工 设 设
输入 端 ， 以使 加法 器在 下一个 时钟 脉冲 的作用 下继续 与频 率控
位 取样 地 址 ．这样 就 可把 存储 在 波形 存储 器 内的波形 抽样 值
（ 二进 制编码 ） 经查 找表查 出 ， 完成 相位 到幅值 转换 。波形 存储
１ Ｍｕｔ ｉ ９ Ｄ 简 介 ｉｓ ｉ ｍ 和 ＤＳ
１１ Ｍ ｕｔ ｉ ９ 介 ． ｌｓ ｉｍ 简
器 的 输 出 送 到 ＤＡ转 换 器 ， ／ 换 器 将 数 字 量 形 式 的 波 形 幅 ／ ＤＡ转
领域 得到广 泛应 用 ． 发达 国 家 目前 已经基 本上 不存 在 电子产 品 的手 工设计 。 台 电子 产 品的设 计过 程 ， 一 从概 念的确 立 ， 到包 括
与Ｎ 累加 寄存器 级联构 成 。每来一 个时钟 脉 冲ｆ， 位 ｓ 加法器将 频
率控 制字ｋ 累加 寄存器 输 出的累 加相位 数据 相加 ，把相加 后 与
第７ 第 ９ 卷 期
２ ｏ 年 ９月 ０８
软 件 导 刊
Ｓｏｔ ｒ ｆｗａ ｅＧｕｄｅ ｉ
Ｖ０ ． Ｏ９ １ Ｎ ． ７ Ｓｏ ２ ０ ｐ． ０ ８
基于Ｆ ＧＡ的直接数 字频率合成系统 的仿真设计 Ｐ
朱 小祥
（ 汉软 件 工程职 业 学院 电子 系 ， 北 武 汉 ４ ０ ０ ） 武 湖 ３００ 摘 要： 利 Ｅ Ａ系统 工具的模拟 功能对 电路 过程进 行仿真 ， 费少 ， 率 高。介 绍 了利 用Ｍｕ ｉｍ 设计一 基于 ．Ａ Ｄ 花 效 ｈｓ ９ ｉ Ｇ
简易直接数字频率合成器的设计与仿真
简易直接数字频率合成器的设计与仿真
杨虹;周小莉
【期刊名称】《电脑开发与应用》
【年(卷),期】2012(025)010
【摘要】利用ALTERA公司的Quartus Ⅱ平台,通过硬件设计语言VHDL,基于直接数字频率合成器的原理,并采用Cyclone系列的EP1C3T144C8器件完成了DDS 的电路设计、描述编译、仿真、综合等主要流程.通过现场可编程门阵列FPGA以查找表的方式实现一种32位频率和相位均可控的简易直接数字频率合成器的方案.经过电路仿真和硬件测试验证了设计的正确性.
【总页数】3页(P38-39,42)
【作者】杨虹;周小莉
【作者单位】重庆邮电大学光电工程学院,重庆400065;重庆邮电大学光电工程学院,重庆400065
【正文语种】中文
【中图分类】TM344.1
【相关文献】
1.基于Multisim的简易自动售货机控制系统设计与仿真 [J], 陈齐平;张文俊;王钢林;李鹤贤;阚清享
2.基于Multisim的直接数字频率合成器的设计与仿真 [J], 李智华;周峰;张帅
3.基于CPLD直接数字频率合成器的设计与仿真 [J], 刘刚
4.基于Simulink的简易手机充电器的设计与仿真 [J], Zhang Jiaoyang;Yu
Haiyang;Ma Xinlong
5.一种简易信号发生器的设计与仿真 [J], 葛振澎; 颜闽秀
因版权原因，仅展示原文概要，查看原文内容请购买。
基于Multisim的直接数字频率合成器的设计与仿真
基于Multisim的直接数字频率合成器的设计与仿真
李智华;周峰;张帅
【期刊名称】《电力学报》
【年(卷),期】2012(027)001
【摘要】为了方便、直观地了解频率合成技术,对由相位累加器、波形存储ROM、D/A转换器和低通滤波器等模块构成的直接数字频率合成器(DDS)进行了研究.利
用Multisim提供的强大虚拟电子平台,实现以80C52单片机为控制中心、合成正
弦波的DDS的设计和电路仿真.通过调整参考时钟频率fc、或者调整频率控制字K,可以清楚地看到合成正弦波的频率随之而改变.这种设计、仿真过程摆脱了实验设
备及场地的限制,可作为相关专业本科生的课程设计,也可以作为传统实验的前期工作,以提高学习效果和实验效率.
【总页数】4页(P23-26)
【作者】李智华;周峰;张帅
【作者单位】上海大学机电工程与自动化学院,上海200072;上海大学机电工程与
自动化学院,上海200072;上海大学机电工程与自动化学院,上海200072
【正文语种】中文
【中图分类】TN742
【相关文献】
1.基于CPLD直接数字频率合成器的设计与仿真 [J], 刘刚
2.基于Multisim的交通灯电路设计与仿真 [J], 倪丽惠
3.基于Multisim 14的50 Hz陷波器的设计与仿真 [J], 张文洁
4.基于Multisim8的弱信号放大电路的设计与仿真 [J], 王振群
5.基于Multisim工频信号陷波器的设计与仿真 [J], 严正国;史王莹;万景涛;马慧;周维
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
随着 电子技 术 的发展 ， 对信号 源 的要求 越来 越高 ， 不但 要 求其 信 号 的频 率稳 定 度 和准 确度 ， 目前 还 要求 它能 随意 改变频 率 以满足要 求 。石英 晶体 振荡 器输 出
于 Ｆ ＧＡ 的 ＤＤ ， Ｐ Ｓ 灵敏 度高 ， 易于控 制 ， 容易 实现 多 种
Ａ ｂ ｔ ａ ｔ Ｔ ｈ ｓ ａ ｒ ｕｓ ｓ ｈ Ｃｙ ｌ ｎ ｓ ｒｅ ｏ ＥＰ１ ３ １４ Ｃ ８ ｅ ｉｅ ｏ ｏ ｐｌｔ ｔ ｅ ｉｃ ｔ ｅ ｉ ｓ ｒ ｃ ： ｉ ｐ ｐｅ ｅ ｔ ｅ ｃ ｏ ｅ ｅ ｉｓ ｆ Ｃ Ｔ ４ ｄ ｖ ｃ ｔ ｃ ｍ ｅ ｅ ｈ ｃｒ ｕｉ ｄ ｓｇｎ，
ｔ ｅ Ｑｕ ｒ ｕ Ｉｐａ ｆ ｒ ｏ ｈ ａ ｔ ｓＩ ｌｔｏ ｍ ｆＡＩ ＴＥＲＡ ｏ ｐ ｎ ｎ ａ ｅ ｎ ｔ ｅｐ ｉｃｐ ｅｏ ｉ ｃ ｉｉａ ｆｅ ｕ ｎ ｙｓ ｎ ｈ ｓｚｒ ｃ ｍ ａ ｙａ ｄｂ ｓ ｓｏ ｈ ｒｎ ｉｌ ｆｄｒ ｔｄｇｔ ｌ ｒｑ ｅ ｃ ｙ ｔ ｅ ｉｅ ｅ
简 易 直 接 数 字 频 率 合 成 器 的 设 计 与 仿 真
文 章 编 号 ： ０ ３ ５ ５ （ ０ ） ００ ３ — ２ ｔ０ —８ ０ ２ １ １ —０ ８０ ２
简 易直 接 数 字频 率 合成 器 的设 计 与仿 真
杨 虹 ， 小 莉 周
４０ ６ ） ０ ０ ５ （ 庆 邮 电大 学 光 电工 程 学 院 ， 庆 重 重
Ｄ ｅ ｉ ｎ ａ ｉ ｕ ａ ｉ ｎ ｏ ｉ ｐｌ ｒ ｃ ｇ ｔ ｌＳ ｎ ｈ ｓ ｚ ｒ ｓ ｇ ｎｄ Ｓ ｍ ｌ ｔｏ ｆ ａ Ｓ ｍ ｅ Ｄｉ ｅ ｔＤｉ ｉ ａ ｙ ｔ ｅ ｉ ｅ
‘ ＹＡＮＧ Ｈｏｎ ＺＨＯＵ ａ —ｉ ｇ， Ｘｉ ｏ ｌ （ ｌｅ ｅｏ Ｅｌｃｒｃ ｌＥｎ ｎ ｅ ｉｇ．Ｃｈ ｎ ｑｎ ｉｅｓｔ ｆ Ｐｏｔ ｎ ｌｃｍｍｕ ｉａｉｎ ，Ｃ ｏ ｇ ｉｇ ４ ０ ６ ，Ｃｈｎ ） Ｃｏｌｇ ｆ ｅ ｔｉａ ｇｉｅｒｎ ｏ ｇ ｉ ｇ Ｕｎ ｖ ｒｉｙｏ ｓｓａ ｄ Ｔｅｅｏ ｎｃ ｔｏ ｓ ｈ ｎ ｑｎ ０ ０ ５ ｉａ
Ｉａ ｔ ｓ ｍｕ ａ ｉ ｎ ａ ｄ ｈ ｒ ｗａ ｅ ｖ ｌ ａ ｉ ｎ ｔ ｓ ｈ ｏ ｒ ｃ ｎ ｓ ｆｔ ｅ ｄ ｓｇ ． ｓ ， ｉ ｌ ｔｏ ｎ ａ ｄ ｒ ａ ｉ ｔ ｅ ｔｔ ｅ ｃ ｒ ｅ ｔ ｅ ｓ ｏ ｈ ｅ ｉ ｎ ｄ ｏ
Ｋ ｅ ｒ ｓ： ｙ ｗｏ ｄ ＦＰＧＡ ， ＤＳ， ０Ｍ Ｄ Ｒ
摘 要 ： 用 ＡＬ Ｒ 公 司 的 Ｑｕ ｒ ｓＩ 平 台 ， 过 硬 件设 计， 采 用 Ｃ ｃｏ ｅ 列 利 ＴＥ Ａ ａｔ Ｉ ｕ 通 Ｌ， 并 ｙ ｌｎ 系 的 Ｅ ３ ４； 器 件 完 成 了 Ｄ Ｓ的 电 路 设 计 、 述 编 译 、 真 、 合 等 主要 流 程 。通 过 现 场 可 编 程 门 阵列 Ｆ ＧＡ 以查 找 表 的方 式 Ｐ Ｃ Ｔ１ （８ Ｊ ４ Ｄ 描 仿 综 Ｐ
ｔ ｅ ｉ ｎ ｌｎｇ ｇ ｏ ｄ ｓｇ ａ ｕａ ｅ ｏｆＶＨＤＬ．Ａｌｏ，ｔ ｏ ｈ ｔ ｉｌ ｏ ａ ｓ ｈｒ ｕｇ ｈｅ ｆｅｄ ｐｒ ｇｒ ｍｍａ ｅ ｇ ｔ ｓ ａ ｒ ｙ ＦＰＧＡ ｏ ｆｎｄ ｔ ｂｌ ｉ ｒ ａ ｉｅ ｂｌ ａ ｅ ｒ ａ ｔ ｉ ａ ｅ，ｔ ｅ ｌｚ ｓ ａ ２ ｂｉ ｓ ｍｐｌ ｉｅ ｔ ｄ ｇｉａ ｙ ｈｅ ｉｅ ｃ ｍｅ ｔ ａ ｈｅ ｒ ｑ ｎ ｙ ａ ｄ ｐ ｓ ｈｉ ｍｏｄ ｒ ｏ ｒ ｌ ｂｌ ． ３ ｔ ｉ ｅ ｄ ｒ ｃ ｉ ｔ ｌｓ ｎｔ ｓｚ ｒ ｓ ｈｅ ｈ ｔ ｔ ｆｅ ｕｅ ｃ ｎ ｈａ ｅ ｏｆ ｔ ｓ ｅ ａ ｅ ｃ ｎｔｏｌａ ｅ
ｄ ｓ ｒｐ ｉｎ ｏ ｏ ｉ ｔ ｎ，ｓｍｕ ａ ｉｎ，ｃ ｍｐ ｅ ｅ ｓｖ ｎ ｓ ｎ ｔ ｅ ｊｒ ｐ ｏ ｅ ｓ ｓｏ ｅ ｃｉｔｏ ｆｃ ｍｐｌ ｉ ａｏ ｉ ｌｔ ｏ ｏ ｒ ｈ ｎ ｉｅ ｅ ｓａ ｄ ｏ ｈ ｒｍａｏ ｒ ｃ ｓｅ ｆＤＤＳ Ｂｅ ｉｅ ． ｔｕ ｅ ｓｄ ｓ Ｉ ｓ ｓ
实现一 种 ３ ２位 频 率 和 相 位 均 可 控 的 简 易 直 接 数 字 频 率 合 成 器 的 方 案 。经 过 电 路 仿 真 和 硬 件 测 试 验 证 了 设 计 的 正确 性
关 键 词 ： ＰＧＡ ， Ｆ ＤＤＳ， ＲＯＭ
中图分类号 ：Ｍ３４１ Ｔ ４ ．
文献标识码 ： Ａ
波形 和 多种 频率 信 号输 出 ， 使其 表 现 出了优 于 传 统 的 频率合 成器 和专 用 的 Ｄ Ｓ的特点 ， 为数字 系统 进 一 Ｄ 并 步 的集 成创 造 了条件 。
的信 号 频率 稳 定度 和 准确 度 都较 高 ， 其不 能 输 出任 但
意频 率 的信号 。 频率合 成技 术 的出现解 决 了这一 问题 。 频率 合成 技术在 雷达 、 导航 、 通信 和空 间 电子等 电子设 备 中是 一 项 关 键 技术 。它 的性 能 直 接 影 响着 整 个 系 统口 。随 着超 高速数 字 电路和先 进 的数 字处 理技 术 的 ］ 发 展 ， 接 数 字 式 频 率 合 成 技 术 Ｄ Ｓ（ ｒｃ ｉｉ ｌ 直 Ｄ Ｄｉ ｔＤ ｇｔ ｅ ａ Ｓ ｎｈ ｓｚｒ［４， ｙ ｔ ｅｉ ）２］ 以其 开 环 系 统 、 率 合 成 转 换 时 间 ｅ ＿ 频 短、 频率稳 定 、 频带 宽度大 、 分辨 率高 、 信号 相位 和频 率