微机原理与接口技术_028086微处理器

2020/7/16
8
• 2．引脚功能
• 1）地址总线和数据总线（21条）
• （1）AD15～AD0：分时复用的地址数据线，双向，输 入/输出，三态。
• （2）A19/S6～A16/S3：地址/状态复用引脚，输出， 三态。
• （3）/S7：高8位允许/状态复用引脚，输出，三态。
2020/7/16
9
• 2）控制和状态线
• 3）特点
• 8086 CPU的指令队列大小为6个字节，在执行指令的同时 ，可从内存中取出后续的指令代码，放在指令队列中，可以 提高CPU的工作效率。
2020/7/16
5
• 3．8086 CPU工作过程
• （1）首先在代码段寄存器CS中的16位段基地址的最低位 后面补4个0，加上指令指针寄存器IP中的16位偏移地址， 通过地址加法器产生20位物理地址。
– （7）CLK：时钟，输入 （8）Vcc：＋5V电源线，输入。
– （9）GND：接地，输入。 – （10）MN/：最小/最大模式选择，输入。
2020/7/16
10
• 3）控制和状态线（在“最小模式”系统，8条）
– （1）M/ IO ：存储器或输入/输出控制，输出，三态。
– （2）WR ：写信号，输出，三态。 – （3）INTA：中断响应，输出，响应INTR，用来对外设的中断请求做
2020/7/16
12
2.2 8086的存储器管理
2020/7/16
13
2.2.1 存储器地址空间和数据存储格式
• 1．存储器地址空间 • 8086的存储器都是以字节（8位）为单位组织的。它们
具有20条地址总线，所以可寻址的存储器地址空间容量 为1MB字节。每个字节对应一个唯一的地址，地址范围 为0～220（用16进制表示为00000～FFFFFH）。
2 第 章 8086微处理器
1 2020/7/16
本章主要内容
➢2.1 8086微处理器的基本结构 ➢ 2.2 8086的存储器管理 ➢ 2.3 8086的编程结构 ➢ 2.4 8086的两种工作模式 ➢ 2.5 8086的总线与时序
2020/7/16
2
2.1 8086微处理器的基本结构
2020/7/16
2020/7/16
– （2）每当EU准备执行一条指令时，它会从BIU部件的指令队列前部 取出指令的代码，然后用几个时钟周期去执行指令。
– （3）当指令队列已满，且EU又没有总线访问请求时，BIU便进入空 闲状态。
– （4）在执行转移指令、调用指令和返回指令时，由于待执行指令的 顺序发生了变化，则指令队列中已经装入的字节被自动消除，BIU会 接着往指令队列装入转向的另一程序段中的指令代码。
2020/7/16
11
• 4）控制和状态线（在“最大模式”系统，8条）
– （1）S2 ，S1 ，S0 ：总线周期状态信号，输出。 – （2）RQ /GT0、 RQ /GT1（Request/Grant）：总线请求/允许，
输入/输出，三态。 – （3）LOCK ：总线锁定信号，输出，三态。 – （4）QS1、QS0：指令队列状态，输出。
• （2）EU从指令队列中取走指令，经指令译码后，向BIU 申请从存储器或I/O端口读写操作数。
• （3）指令指针寄存器IP由BIU自动修改，指向下一条指令 百度文库现行代码段内的偏移地址。
2020/7/16
6
• 4．BIU与EU的动作协调原则
– （1）每当8086的指令队列中有两个空字节， BIU就会自动把指令取 到指令队列中。其取指令的顺序是指令在程序中出现的前后顺序。
3
2.1.1 8086的内部结构
• 8086微处理器内部由算术逻辑器（ALU）、通用寄存器、 段寄存器、专用寄存器、控制器、总线控制逻辑、指令队 列及地址加法器等单元组成。从功能上来看，8086 CPU分 成两部分：总线接口部件BIU（Bus Interface Unit）和执行 部件EU（Execution Unit）。
• 1．执行部件EU • EU负责指令的译码和执行，包括ALU（算术逻辑单元）、
寄存器组、EU控制器等，主要进行8位及16位的二进制运 算。
2020/7/16
4
• 2．总线接口部件BIU
• 1）功能
• BIU负责与存储器及I/O接口之间的数据传送操作。
• 2）组成
– 段寄存器、16位指令指针寄存器IP、20位地址加法器 、6字节指令 队列缓冲器、总线控制逻辑
出响应。
– （4）ALE（Address Latch Enable）：地址锁存允许，输出 – （5）DT/（Data Transmit/Receive）：数据发送/接收，输出，三
态。
– （6）DEN ：数据允许信号输出端，输出，三态。 – （7）HOLD（Hold Request）：总线保持请求，输入。 – （8）HLDA（Hold Acknowledge）：总线保持响应，输出。
2020/7/16
14
• 2．数据存储格式
• 8086有16根数据线，可以进行16位或8位运算。8位二 进制数组成一个字节（Byte），两个字节组成一个字（ Word）。存储器内两个连续的字节，定义为一个字，一 个字中的每个字节，都有一个字节地址，每个字的低字 节（低8位）存放在低地址中，高字节（高8位）存放在 高地址中。字的地址指低字节的地址。
– （1）RD ：读选通，输出，三态。 – （2）READY：准备就绪，输入，高电平有效。 – （3）INTR：可屏蔽中断请求，输入，高电平有效。
– （4）TEST ：测试，输入，低电平有效。 – （5）NMI（Non-Maskable Interrupt）：不可屏蔽中断请求线，
输入，上升沿有效。
– （6）RESET：系统复位，输入，该信号必须保持4个时钟周期的 高电平才有效。
2020/7/16
7
2.1.2 8086的外部结构
• 1．引脚结构 • 8086 CPU芯片都是双列直插式集成电路芯片，40条引
脚，其中20条地址线和16条数据线复用，另4条地址线 与状态信号线复用，再加上控制信号、电源、地线等， 芯片的引脚比较多。40个引脚中，32个引脚在两种不同 的工作模式下的名称和功能是相同的，还有8个引脚在 不同的工作模式下，具有不同的名称和功能。