2010-2011第二学期B卷参考答案及评分标准

2010-2011第二学期B卷参考答案及评分标准
安徽大学2010—2011学年第2学期
《集成电路原理》（B卷）考试试题参考答案及评分标准
一、名词解释题（每小题3分，共15分）
1. EDA：Electronic Design Automatic （2分）电子设计自动化（1分）。

2. DRC：Design Rule Check （2分）设计规则检查（1分）。

3.TSPC：True Single Phase Clock （2分）真正的单相时钟（1分）。

4. ASIC：Application Specific Integrated Circuit （2分）专用集成电路（1分）。

5. ULSI：Ultra Large Scale Integrated Circuits （2分）甚大规模集成电路（1分）。

二、编程题（20分）
设计一个时钟电路，具有时/分/秒计数功能，完成12小时计数。

答：module counter_h12 (clk, rst, s, m, h);
input clk, rst;
output [5:0] s, m;
output [3:0] h;
reg [5:0] s, m; (5 分)
always@(posedge clk or posedge rst)
if(rst)
s<=6’b000000;
else if (s= =6’b111011)
s<=6’b000000;
else
s<=s+1; (5 分)
always@( posedge clk or posedge rst)
if (rst)
m<=6’b000000;
else if (s= =6’b111011)
begin
if(m= =6’b111011)
m<=6’b000000;
else
m<=m+1;
end (5 分)
always@( posedge clk or posedge rst)
if(rst)
h<=4’b0000;
else if ((s= =6’b111011)&&(m= = 6’b111011))
begin
if(h= =4’b1011)
h<=4’b0000;
else
h<=h+1;
end
endmodule (5 分)
三、简答题（每小题4分，共20分）
1.集成电路的设计方法分为哪三种？
答：基于PLD的设计方法（2分），半定制设计方法（1分），定制设计方法（1分）。

2.一般电路的输入或输出端的4种ESD应力模式是什么？
答：某一个输入（或输出）端对地的正脉冲电压或负脉冲电压；（2分）某一个输入或输出端相对V DD端的正脉冲电压或负脉冲电压。

（2分）
3.DRAM和SRAM有哪些主要区别？
答：DRAM具有结构简单、面积小、有利于提高集成度的优点，但是由于靠电容存储信息，信息不能长期保持，会由于泄漏电流而丢
失。

（2分）
SRAM是采用双稳态电路存储信息，因此信息存储可靠，只要不断电存储信息可以长期保持。

（1分）
DRAM采用1T1C结构，SRAM需要6个晶体管。

（1分）
4.简述类NMOS电路的特点。

答：（1）在类NMOS电路中只用NMOS管串、并联构成的逻辑功能块，而上拉通路用一个常导通PMOS管代替复杂的PMOS逻辑功能块。

（1分）
（2）类NMOS电路不是无比电路，不再具有无比电路的优点。

由于PMOS负载是常通的，在输出低电平时存在电源到地的直流通路，输出低电平不是0，而是决定于N管和P 管的导通电阻的分压比。

为了保证的电平合格，必须设计合适的比例因子，因此这种电路叫做有比电路。

由于输出低电平时存在直流导通电流，电路有较大的静态功耗。

从直流特性看，为了降低功耗，同时保证输出低电平合格，都不希望PMOS的导电因子太大，但太小将使电路的上升时间增加。

（3分）
5. 什么是摩尔定律？
答：集成度大约是每18个月翻一番，或者集成度每三年4倍的增长规律就是世界上公认的摩尔定律。

（4分）
四、综合题（每小题10分，共30分）
1. 请问三态输出有那三种输出状态？画出常用的CMOS三态输出电路。

答：
输出高电平状态—有电流流出
输出低电平状态—有电流流入
高阻态—既不能有电流流出，也不能有电流流入。

(6分)
Z
E
+
(4分)
2.请画出CMOS反相器的晶体管级原理图和版图，并说明工作原理。

答：
（2分）
Y
多晶硅
铝线有源区 n阱
DD
V
GND
（5分）
工作原理：当输入A是高电平V DD时，NMOS导通而PMOS截止，输出连接到地，因此为低电平；当输入A是低电平0时，NMOS 截止而PMOS导通，输出连接到电源，因此为高电平。

（3分）
3.请画出二极管输入ESD保护电路，说明其工作原理。

答：
工作原理：对CMOS集成电路连接到压点的输入端常采用双二极管保护电路。

二极管D1是和PMOS源、漏区同时形成，是p＋n－结构，二极管D2是和NMOS源、漏区同时形成的，是n＋p－结构。

当压点相对地出现负脉冲应力，则二极管D2导通，导通的二极管和电阻形成了ESD电流的泄放通路。

当压点相对地出现正脉冲应力，使二极管D2击穿，只要二极管D2击穿电压低于栅氧化层的击穿电压，就可以起到保护作用。

（5分）
（5分）
五、设计题（15分）
解：由18.0=-=
DD
TP
P V V α代入)]1.029.1ln()
1(21
)1(1.0[
2P P P P P r t αααατ--+--=得
P r t τ78.1= （5分）因为ns t r 5.0=，所以ns P 28.0=τ 又pF C V K C L DD
P L
P 1,==
τ，得24/1014.7V A K P -?=
8.2310
601014.722)(6
4'===--P P P K K L W
（5分）同理可得，
5.1110
120109.622)(64'===--N N N K K L W
取um L L P N 6.0==，则得
um
W um W P N 28.149.6== （5分）。