半导体存储器

CS1
1K
A9 ～A0
CS2
1K
A9 ～A0
Fra Baidu bibliotek
CS3
A 11 A 10 A 11 A 10
A 11 A 10 A 11 A 10
3.连 接 方 式
（1）扩展位数 （2）扩展单元数（3）连接控制线
D7~D4 D3~D0
4 4
4
4
4
4
R/W
1K×4 4
1K×4 4
1K×4 4
1K×4 4
1K×4
A9~A0 10
芯片 芯片地址 片选信号 片选逻辑
2K
A10 ～A0 CS0
2K
A10 ～A0 CS1
1K
A9 ～A0
CS2
A 12 A 11
A 12 A 11 A 12 A 11A 10 A 15 A 14 A 13 为全0
作选 业设：计 一 半 导 体 存 储 器 ， 其 中 ROM 区 4KB ，
用用 RROAMM 芯 片 （ 4K×4位 /片 ） ； RAM 区 3KB ， 选
电源、地 1脚未用，
或
在
新
型
号中
用
于
片
内
自
动
刷
新低。8位
地
址
主 存 的 组 织 涉 及 ：M 的 逻 辑 设 计 、动 态 M 的 刷 新 、
主存的校验。
5.2.3半 导 体 存 储 器 逻 辑 设 计
需 解 决 ：芯 片 的 选 用 、地 址 分 配 与 片 选 逻 辑 、
信号线的连接。
例 1.用 2114 （ 1K×4） SRAM 芯 片 组 成 容 量 为
第二节 半导体存储器
双 极 型 TTL 型 速 度 很 快 、功 耗 大 、
工艺
ECL 型 容 量 小
电路结 MOS 型构
PMOS NMOS CMOS
功 耗 小 、容 量 大 （ 静 态 MOS 除 外 ）
工作方 静态
静
态
存式储
器
M动OS态 SRA（MM双OS极
型
、
静
态
MOS
型）
存储信 依靠双稳态电路内部交叉反馈的
16
9
2164 （64 K×1）
1
8
空闲/刷新 Di WE RAS A0 A2 A1 Vcc
地址端：A7 ～A0 （入）分时复用，提供16 位地址。
数据端： Di（入） Do （出） 写 使 能 WE
控制端：
= 0写 = 1读
高8位地址
片选 行地址选通RAS：=0 时A7 ～A0 为行地址 列地址选通CAS：=0 时A7 ～A0 为列地址
1.计 算和容片量选和逻芯辑片。数
ROM 区 ： 2KB
RAM 区 ： 3KB 共 3片
2.地 址 分 配 与 片 选 逻 辑
存 储 空 间 分 配 ：先 安 排 大 容 量 芯 片 （ 放 地 址低端），再安排小容量 芯便 片于 。拟 定 片 选 逻 辑 。
A 15 A 14 A 13 A 12 A 11 A 10 A 9…A 64 KB
X0 64 ×16
1K X63
64 ×16
1K
Y0
Y15
列译码
W
64 ×16 64 ×16
1K
1K
WW
W
两级 译码
4位列地址
Xi
一 级 ：地 址 译 码 ， 选择字线、位线。 二 级 ：一 根 字 线 和 一组位线交叉， 选择一位单元。
读 /写 线 路 Yi
5.2.2动 态 MOS 存 储 单 元 与 存 储 芯 片
芯 片 （ 2KB A0
/片 和 1K×4位 /片 ） 。 地 址 总 线 A15 ～
(=1,片 选 有 效 ； =0,片 选 无 效 )。
（线1.给低出）芯，片双地向址数分据配总和线片D7选～逻D0辑（式低 ） ， 读 /写
R2接/.画W
出，
该地
存址
储有
器效
逻信辑号框VMA图 （ 各 芯 片 信 号 片选低电平有效）。
1.六 管 单 元
W
Vcc
W
（1）组成 T1 、 T3 ： MOS 反 相 器T2 、 T4 ： MOS 反 相 器 触发器
T5 T3 T1
T4 T6 T2
T5 、 T6 ： 控 制 门 管
Z：字线，选择存储单元
Z
W 、W ：位 线 ， 完 成 读 /写 操 作
（2）定义
“0”： T1 导 通 ， T2 截 止 ；
需定期向电容补充电荷（动态刷新），∴称动态。
四管单元是非破坏性读出，读出过程即实现刷新。
2.单 管 单 元 （1）组成
W Z
C ：记忆单元 T：控制门管
Z：字线
W ：位线
T
C
（2）定义
W
“0”：C 无电荷，电平V0 （低）
Z
“1”：C 有电荷，电平V1 （高）
（3）工作
T
C
写入：Z 加高电平，T 导通在，W 上加高/低电平，写1/0。
有行。
R/W R/W
刷新 R/W
R/W 刷新 R/W
15.6 微秒
15.6 微秒
15.6 微秒
刷新请求
刷新请求
（DMA 请求） （DMA 请求）
用在大多数计算机中。
4组 1K×8 4K×8
（2）先扩展单元数，再扩展位数。
4片 1K×4 2组 4K×4
4K×4 4K×8
8片
2.地 址 分 配 与 片 选 逻 辑
存 储 器 寻 址 逻 辑 芯 片 内 的 寻 址 系 统 (二 级 译 码 ) 芯片外的地址分配与片选逻辑
为芯片分配哪几位地 址，以便寻找片内的 存储单元
刷新一块芯片所需的刷新周期数由芯片矩阵的行数决定
CPU 访 存由：CPU 提 供 行 、 列 地 址 ，
对主存的访问
随机访问。
动 态 芯 片 刷 新由：刷 新 地 址 计 数 器
提供行地址，定时刷新。
4.刷 新 周 期 的 安 排 方 式
（1）集中刷新
2ms 内 集 中 安 排 所 有 刷 新 周 期 。
息 原 理 机 制 存 储 信 息功。耗 较 大 ,速 度 快 ,作 Cache 。
动 态 存 储 器 DRA（M 动 态 MOS 型 ） ：
依靠电容存储电荷的原理存储信息。
功 耗 较 小 ,容 量 大 ,速 度 较 快 ,作 主 存 。
5.2.1静 态 MOS 存 储 单 元 与 存 储 芯 片
R/W R/W
刷新 刷新
用在实时
2ms
要求不高
50ns
死区
的场合。
（2）分散刷新
各刷新周期分散安排在存取周期中。
R/W 刷新 R/W 刷新
100ns
用在低速 系统中。
（3）异步刷新
各 刷 新 周 期 分 散 安 排 在 2ms 内 。
每隔一段时间刷新一行。
例.
2ms 128 行
≈15.6微
秒
每 隔 15.6微 秒 提 一 次 刷 新 请 求 ， 刷新一行；2毫秒内刷新完所
由哪几位地址形 成芯片选择逻辑， 以便寻找芯片
存储空间分配： 4KB 存 储 器 在 16 位 地 址 空 间 （ 64 KB ） 中 占据
任意值 片选 芯片地址
64 KB
A 15…A 12 A 11 A 10 A 9……0A
0 0 0 ……0
0 0 1 ……1
1K×4 1K×4
0 1 0 ……0
0 1 1 ……1
1K×4 1K×4
1 0 0 ……0
1 0 1 ……1
1K×4 1K×4
1 1 0 ……0 1 1 1 ……1
1K×4 1K×4
4KB
需12 位地址 寻址： A11 ～A0
低位地址分配给芯片，高位地址形成片选逻辑。 芯片 芯片地址 片选信号 片选逻辑
1K
A9 ～A0
CS0
1K
A9 ～A0
线
的
连
及注意片：选R逻OM 辑的电数路据，端是单向（出），不使用
R/WV；MA 连至片选逻辑电路。
5.2.4动 态 存 储 器 的 刷 新
1.刷 新 定 义 和 原 因
定期向电容补充电荷 刷新
动态存储器依靠电容电荷存储信息。平时无电 源
供电，时间一长电容电荷会泄放，需定期向电 容 补注意充刷电新荷与，重以写保的持区信别息。不 变 。
读出：W 先预充电断，开充电回路。
Z 加高电平，T 导通，根据W 线电位的变化，读
（4）保持
1/0。
Z ：加低电平，T 截止，该单元未选中，保持原状态。
单管单元是破坏性读出，读出后需重写。
3.存 储 芯 片
例.DRAM 芯片2164 （64 K×1位）
外特性：
GND CAS Do A6 A3 A4 A5 A7
Z ： 加 高 电 平 ，T3 、 T4 导 通 ， 选 中 该 单 元 。
写入：在W 、W 上分别 W
W
高加、低电平，写1/0。 T3
T4
读出：W 、W 先预充 电高 至电 平 ， 断 开 充 电 回 路 ， 再根据W 、W 上有无
T1
C1
T2
C2
电读 流1/0，。
（4）保持
Z
Z ：加低电平，T3 、T4 截止，该单元未选中，保持原状态
只要电源正常，保证向导通管提供电流，便能维持
一管导通，另一管截止的状态不变，∴称静态。
静态单元是非破坏性读出，读出后不需重写。
2.存 储 芯 片
例.SRAM 芯片2114 （1K×4位）
（1）外特性
Vcc A7 A8 A9 D0 D1 D2 D3 WE
18
10
2114 （1K×4）
1
9
A6 A5 A4 A3 A0 A1 A2 CS
“1”： T1 截 止 ， T2 导 通 。
（3）工作
W
Z ：加高电平，T5 、T6
导通，选中该单元。 T5 T3 写入：在W 、W 上分别
高加 、 低 电 平 ， 写 1/0。
T1
Vcc
W
T4 T6
T2
读出：根据W 、W 上
有电 无流 ， 读 1/0。
（4）保持
Z
Z ：加低电平，T5 、T6 截止，该单元未选中，保持原状态
4K×8的 存 储 器 。 地 址 总 线 A15 ～A0 （ 低 ） , 双 向 数 据 总 线 D7 ～D0 （ 低 ） ,读 /写 信 号 线 R给/W出。芯 片 地 址 分 配 与 片 选 逻 辑 ,并 画 出 M 框 图
1.计 算 芯 片 数
（1）先扩展位数，再扩展单元数。
2片 1K×4
1K×8 8片
1.四 管 单 元
W
（1）组成
T3
T1 、 T2 ： 记 忆 管
C1 、 C2 ： 柵 极 电
T1
容T3 、 T4 ： 控 制 门 管
C1
Z：字线
W T4
T2
C2
W 、W ：位 线
Z
（2）定义
“0”： T1 导 通 ， T2 截 止（ C1 有 电 荷 ， C2 无 电 荷 ） ；
“1”： T1 截 止 ， T2 导 通（ C1 无 电 荷 ， C2 有 电 荷 ） 。 （3）工作
破坏性读出后重写，以恢复原来的信息。 非破坏性读出的动态M ，需补充电荷以保持原来的信息
2.最 大 刷 新 间 隔 2ms 在 此 期 间 ， 必 须 对 所 有 动 态 单 元 刷 新 一 遍 。 3.刷 新 方 法 各 动 态 芯 片 可 同 时 刷 新 ， 片 内 按 行 刷（新按 行 读 ） 。 刷 新 一 行 所 用 的 时 间 刷 新 周 期（ 存 取 周 期 ）
00 0 0 0 0 0 …… 0
0 0 00 01 …… 1 0 0 0 0 10 ……0
2K
ROM 5KB
需
2K
13
0 0 0 0 11 …… 1 0 0 0 1 0 00 … 0
0 0 0 1 00 1 … 1
RAM 位
1K
地
A12址～ A0
寻
低 位 地 址 分 配 给 芯 片 ， 高 位 地 址 形 成 片 选 逻 辑 。址 ：
地 址 端 ：A9G～ND A0 （ 入 ）
数据端：D3 ～D0 （入/出）
控制端： 片选CS
= 0 选中芯片 = 1 未选中芯片
写使能WE = 0 写
电源、地
= 1读
（2）内部寻址逻辑
寻址空间1K ，存储矩阵分为4个位平面，每面1K ×1位。
每面矩阵排成64 行×16列。
6
位 码行 行译 地 址
CS0
CS1
1K×4
10 CS2
1K×4
10 CS3
1K×4 10
A11 A10
A11 A10
A11 A10
（4）形成片选逻辑电路
A11 A10
例 2.某 半 导 体 存 储 器 ， 按 字 节 编 址 。 其 中 ， 0000 H ～ ∼07FFH 为 ROM 区 ， 选 用 EPROM 芯 片 （ 2KB/ 片 ） ； 0800 H ～13FFH 为 RAM 区 ， 选 用 RAM 芯 片 （ 2KB/ 片 和 1KB/ 片 ） 。 地 址 总 线 A15 ～A0 （ 低 ） 。 给 出 地 址 分 配