IC封装基板技术简介

IC封装基板技术

随着电子产品微小型化、多功能化和信号传输高频高速数字化，要求PCB迅速走向高密度化、高性能化和高可靠性发展。为了适应这个要求，不仅PCB迅速走向HDIBUM板、嵌入（集成）元件PCB等，而且IC封装基板已经迅速由无机基板（陶瓷基板）走向有机基板（PCB板）。有机IC封装基板是在HDI/BUM板的基础上继续‘深化（高密度化）’而发展起来的，或者说IC封装基板是具更高密度化的HDI/BUM板。

1 封装基板的提出及其类型

1.1 有机封装基板的提出

封装基板是用于把多个一级（可用二级）封装IC组件再封（组）装形成更大密度与容量的一种基板。由于这类基板的封装密度很高，因此，其尺寸都不大，大多数为≤50*70mm2。过去主要是采用陶瓷基板，现在迅速走向高密度PCB封装基板。

（1）陶瓷封装基板。

陶瓷封装基板的应用已有几十年的历史了，基优点是CTE较小，导热率较高。但是，随着高密度化、特别是信号传输高频高速数字化的发展，陶瓷封装基板遇到了严厉的挑战。

①介电常数εr大（6∽8）。

信号传输速度V是由来介电常数εr决定的，如下式可得知。

V=k·C/(εr)1/2

其中：k——为常数；C——光速。这就是说，采用较小的介电常数εr，就可以得到较高的信号传输速度。还有特性阻抗值等问题。

②密度低。L/S≥O.1mm，加上厚度厚、孔径大，不能满足IC高集成度的要求。

③电阻大。大多采用钼形成的导线，其电阻率（烧结后）比铜大三倍多或更大，发热量大和影响电气性能。

④基板尺寸不能大，影响密度和容量提高。由于陶瓷基板的脆性大，不仅尺寸不能大，

而且生产、组装和应用等都要格外小心。

⑤薄型化困难。厚度较厚，大多数为1mm以上。

⑥成本高。

（2）有机（PCB）基板。

有机（PCB）基板，刚好与陶瓷封装基板相反。

①介电常数εr小（可选择性大，大多用3∽4的材料）。

②高密度化好。L/S可达到20∽50µm，介质层薄，孔径小。

③电阻小。发热低，电气性能好。

④基板尺寸可扩大。大多数为≤70*100mm2。

⑤可薄型化，目前，双面/四层板，可达到100∽300µm。

⑥成本低。

在1991年，由日本野洲研究所开发的用于树脂密封的倒芯片安装和倒芯片键合（连接）的PCB和HDI/BUM板，这些有机封装基板和HDI/BUM板等比陶瓷基板有更优越的的有利因素和条件，使它作为IC的裸芯片封装用基板是非常合适的，特别是用于倒芯片（FC）的金属丝的封装上，既解决了封装的CTE匹配问题，又解决了高密度芯片的安装的可行性问题。

关于PCB基板的CTE较大和导热差方面，可以通过改进和选择CCL基材得到较好的解决。

1.2 IC封装基板的类型

1.2.1 IC封装基板主要的两个问题。

（1）搭载裸芯片的封装基板与所要封装元（组）件的CTE（热膨胀系数）匹配（兼容）。（2）搭载裸芯片的封装基板的高密度化，要满足裸芯片的高集成度要求。

1.2.2封装基板的三种类型。

到目前为止，用于裸芯片的封装基板有三种类型，如表1和图1所示。

从本质上来说，PCB是为元（组）件提供电气互连和机械（物理）支撑的。在今天的电子封装市场上，主要存在着三种类型的的封装：

（1）有机基板的封装，其CTE为13∽19ppm/℃，采用金属丝键合（WB），然后，再BGA/µBGA 焊接到PCB板上；

（2）陶瓷基板封装，其CTE为6∽8ppm/℃，由于陶瓷基板的缺点，逐步采用6∽8ppm/℃有机封装基板；

（3）与晶圆片匹配的有机封装。既理想的尺寸与速度（即芯片级）匹配的封装，如采用特别低的CTE封装基板与晶圆(片)级封装（WLP，wafer level package）、直接芯片安装（DDA，direct die attach）匹配的安装,其CTE接近2∽4ppm/℃（参见表1）。

很显然，常规的PCB是不具备这些高级封装（低CTE场合）能力的，因此，PCB工业必须发展低CTE材料，以满足这些高级封装基板材料的技术和产品。

表1 三种封装基板的CTE及对CCL的CTE要求

基板类型CTE（ppm/℃）焊接方法（类型）要求CCL的CTE（ppm/℃）

有机封装基板15∽19 WB(Au、Cu、Al丝搭接）常规型，15∽19（或13∽16）陶瓷封装基板6∽8 PGA 低CTE型，10∽12

BGA 甚低CTE型，8∽10

μ-BGA 超低CTE型6∽8

晶圆(片)级封装基板2∽4 BGA 高弹性碳纤维型，3∽5

μ-BGA 低弹性碳纤维型，1∽3

注：陶瓷封装基板对CCL要求是指‘裸芯片’已封装在陶瓷基板，然后再安装到PCB基板上而言。

目前，按元（组）件封装到封装基板上的CTE大小，可把封装基板分为三种类型（如图4所示）。

图1 三级基板的示意图

1.2.3 基板封装与元（组）件的CTE要求。

封装基板与封装元（组）件之间的CTE匹配（兼容）问题。两者的CTE不匹配或相差甚大（如过去要求≤5ppm/℃，现在要求更高）时，焊接封装后产生的内应力便威胁着电子产品使用的可靠性和寿命。因此，封装基板与所封装元（组）件之间的CTE匹配（兼容）问题，正随着安装高密度化和焊接点面积的缩小而要求两者的CTE相差越来越小，即Δ≤5ppm/℃→Δ≤3ppm/℃→Δ≤2ppm/℃→Δ≤1ppm/℃→Δ=0。如表2所示。

表2 封装基板与所安装的元件间CTE差的要求是随着安装技术发展而不同

注：CTE差（ppm/℃）是指封装基板与所封装元（组）件之间的CTE（差别）匹配度。

2 陶瓷基板封装技术。

陶瓷基板封装是把芯片（die，系指裸芯片）安装到陶瓷基板上，然后，它可以安装到PCB 基板上。首先，把硅芯片（silicon die）安装到陶瓷基板（CTE为6∽8ppm/℃）上，但是还不能安置到PCB基板上，因为PCB的CTE大小为16∽19ppm/℃，两者的CTE不匹配、差别太大。为了解决这个问题：

①大多采用圆柱形插装（column instead of balls）来解决陶瓷基板与PCB基板之间

的可靠性连接问题。因为，圆柱形引脚是高而细长的固体圆柱形针（pins），它可以随着不同膨胀而摆动，从而是有理由提供可靠的焊接点的。但是，目前常规的BGA焊接已经成为主流，要在每个连接区域除去球形（BGA）连接而改成柱形连接，那是很费时和昂贵成本为代价的，显然这不是根本的出路。

②最好而根本的办法，应该是把PCB基板的CTE=16∽19ppm/℃下降到8∽10ppm/℃或6 ∽8ppm/℃的CTE。这样，就可以不必再采用陶瓷基板了。

但是，随着IC组件的高集成度化、特别是信号传输的高频化和高速数字化的快速发展，由于陶瓷基板的（相对）介电常数大（εr=6.6），介电损耗也大，因此陶瓷封装基板的应用也受到了限制，特别是在10G以上频率的信号传输与计算，因此，其应用的领域越来越小。

3 有机基板封装技术——金属丝连（焊）接封装。

有机基板封装是把裸芯片（die，系指裸芯片）安装到很高密度的有机基板上，然后，它再安装到常规密度的大尺寸PCB基板上。即把硅芯片（silicon die）以金属丝安装（如TSOP，thin small-outline package等）有机基板（CTE为13∽19ppm/℃）上，然后再以BGA安装到常规密度的大尺寸PCB基板上，或直接应用到超小型的电子产品中，如表3所示。

（1）典型的芯片的热膨胀系数CTE为2∽4ppm/℃，这就很难可以直接封装在PCB上，因为PCB的CTE大小为16∽19ppm/℃（有的文献数据为13∽15ppm/℃、13∽17ppm/℃等，这是由基材所用类型决定着），很难能够与芯片的CTE与之相匹配；

（2）采用金属丝（金的CTE为14ppm/℃、铜丝的CTE为17 ppm/℃、Al丝的CTE为21∽23ppm/℃）连（焊）接封装在不同CTE大小的有机基板（如目前大多数的IC封装基板）上，然后，再以TSOP（thin small-outline package）的金属引脚或BGA形式再在PCB基板上进行安装，因此，有机封装基板与PCB基板之间不存在着严重的CTE不匹配问题。