数字逻辑电路与系统设计[蒋立平主编][习题解答]
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第4章习题及解答
4.1 用门电路设计一个4线—2线二进制优先编码器。编码器输入为3210A A A A ，3A 优先
级最高，0A 优先级最低，输入信号低电平有效。输出为10Y Y ，反码输出。电路要求加一G 输出端，以指示最低优先级信号0A 输入有效。
题4.1 解：根据题意，可列出真值表，求表达式，画出电路图。其真值表、表达式和电路
图如图题解4.1所示。由真值表可知3210G A A A A =。
(a)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0 1 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1
00000000000000000000000000101000111110101
1000010
3A 2A 1A 0A 1Y 0Y G
真值表
1
Y 3A 2
A 1
A 0
Y G
A 00 01 11 10
001
00011110
00000001101
1
1
3A 2
A 1A 0
A 03231
Y A A A A =+00 01 11 10
000
00011110
00100001110
3A 2
A 1A 0
A 132
Y A A =(b) 求输出表达式
(c) 编码器电路图
图 题解4.1
4.3 试用3线—8线译码器74138扩展为5线—32线译码器。译码器74138逻辑符号如图
4.16（a ）所示。
题4.3 解：5线—32线译码器电路如图题解4.3所示。
EN
A 0A 1A 2
A 3A 4
图 题解4.3
4.5写出图P4.5所示电路输出1F 和2F 的最简逻辑表达式。
译码器74138功能表如表4.6所示。
&
01234
5
67
BIN/OCT
EN &
C
B A 4
21&
F 1
F 2
1
74138
图 P4.5
题4.5解：由题图可得：
12(,,)(0,2,4,6)(,,)(1,3,5,7)F C B A m A F C B A m A
====∑∑
4.7 试用一片4线—16线译码器74154和与非门设计能将8421BCD 码转换为格雷码的代码
转换器。译码器74154的逻辑符号如图4.17所示。
解：设4位二进制码为3210B B B B ，4位格雷码为3210R R R R 。根据两码之间的关系可得：
332103
4567891011
232102345101112131321012569101314
03210(,,,)(8~15)(,,,)(4~11)(,,,)(2~5,10~13)(,,,)(1,2,5,6,9,10,13,14)R B B B B m B R B B B B m m m m m m m m m R B B B B m m m m m m m m m R B B B B m m m m m m m m m ========∑∑∑∑
则将译码器74154使能端均接低电平，码输入端从高位到低位分别接3210B B B B 、、、，根 据上述表达式，在译码器后加3个8输入端与非门，可得2103R R R R 、、，可直接输出。（图 略）
4.9试用8选1数据选择器74151实现下列逻辑函数。74151逻辑符号如图4.37（a ）所示。 ⑴ (,,)(2,4,5,7)F A B C m =∑ ⑵ (,,)(0,6,7)F A B C M =
∏
⑶ (,,)()()F A B C A B B C =++
⑷ (,,,)F A B C D BC ACD ACD ABCD ABCD =++++ ⑸ (,,,)(0,2,3,5,6,7,8,9)(10
15)F A B C D m d =
+∑∑
题4.9解：如将A B C 、、按高低位顺序分别连接到数据选择器74151的地址码输入端，将数据选择器的输出作为函数值F 。则对各题，数据选择器的数据输入端信号分别为：（注意，数据选择器的选通控制端ST 必须接有效电平，图略）
⑴ 013624570,1D D D D D D D D ======== ⑵ 067123450,1D D D D D D D D ======== ⑶ 023614570,1D D D D D D D D ======== ⑷ 05142637,,1,0D D D D D D D D D D ======== ⑸ 02134567,,1,0D D D D D D D D D D ========或1
4.11图P4.11为4线-2线优先编码器逻辑符号，其功能见图4.3（a ）真值表。试用两个4
线-2线优先编码器、两个2选1数据选择器和一个非门和一个与门，设计一个带无信号编码输入标志的8线-3线优先编码器。
1234
HPRI/BCD
12
3
X 2X 1X 0X 1
A 0A EO
图 P4.11
题4.11解：由图4.3（a ）真值表可见，当编码器无信号输入时，1EO =，因此可以利用EO 的状态来判断扩展电路中哪一个芯片有编码信号输入。所设计电路如图题解4.11所示，由电路可见，当高位编码器（2）的0EO =时，表示高位编码器（2）有编码信号输入，故选通数据选择器的0通道，将高位编码器（2）的码送到10Y Y 端；当高位编码器（2）的
1EO =时，表示高位编码器（2）无编码信号输入，而低位编码器（1）有可能有编码信
号输入，也可能无编码信号输入，则将低位编码器（1）的码送到10Y Y 端（当无编码信号输入输入时，1000YY =）。编码器输出的最高位码，由高位编码器（2）的EO 信号取反获得。由电路可见，1Y EO =表示无编码信号输入。