DSP第二讲

ALU
M
U
DSP原理及应用
21
第2章 TMS320C54x的硬件结构
1．ALU的输入和输出 根据输入源的不同，ALU采用不同的输入方式。 (1) ALU的X输入源 ① 来自桶形移位寄存器输出的操作数；
② 来自数据总线DB中的操作数。 (2) ALU的Y输入源
① 来自累加器A中的数据； ② 来自累加器B中的数据； ③ 来自数据总线CB中的操作数；
● 17×17位并行乘法器，与40位专用加法器相 连,可用于进行非流水线的单周期乘法-累加运算。
2014年7月11日 DSP原理及应用 6
第2章 TMS320C54x的硬件结构
2.2.1 ’C54x的主要特性 1．CPU
● 比较、选择、存储单元（CSSU），可用于 Viterbi译码器的加法-比较-选择运算。
2014年7月11日 DSP原理及应用 15
第2章 TMS320C54x的硬件结构
2．数据总线CB 、DB和EB
3条数据总线分别与不同功能内部单元相连接。
如： CPU、程序地址产生逻辑 PAGEN、数据地
址产生逻辑 DAGEN、片内外设和数据存储器等。
CB和DB用来传送从数据存储器读出的数据； EB用来传送写入存储器的数据。
2.2.1 ’C54x的主要特性 4．在片外围电路
● 具有软件可编程等待状态发生器 ● 设有可编程分区转换逻辑电路 ● 带有内部振荡器或外部时钟源的片内锁相环 （PLL）发生器
● 支持全双工操作的串行口，可进行8位或16位
串行通信
2014年7月11日 DSP原理及应用 10
第2章 TMS320C54x的硬件结构
5．电源
● 具有多种节电模式。 可用IDLE1、IDLE2和IDLE3指令来控制芯 片功耗，使CPU工作在省电方式。 ● 可在软件控制下，禁止CLKOUT输出信号。
6．片内仿真接口
● 具有符合IEEE1149.1标准的片内仿真接口。
2014年7月11日 DSP原理及应用 12
第2章 TMS320C54x的硬件结构
2.2.1 ’C54x的主要特性
7．速度
● 5.0V电压的器件，其速度可达到40MIPS，指 令周期时间为25ns。 ● 3.3V电压的器件，其速度可达到80MIPS，指 令周期时间为12.5ns。 ● 2.5V电压的器件，其速度可达到100MIPS， 指令周期时间为10ns。 ● 1.8V电压的器件，其速度可达到200MIPS， 每个核的指令周期时间为10ns。
2014年7月11日 DSP原理及应用 24
第2章 TMS320C54x的硬件结构
3．进位位C ALU有一个与运算结果有关的进位位 进位位 C的功能： C，位于 ST0的 11用来指明是否有进位发生； 位。进位位C受大多数ALU操作指令的影响， ① ② 用来支持扩展精度的算术运算； 包括算术操作、循环操作和移位操作。 ③ 可作为分支、调用、返回和条件操作的执行 条件。 注意：① 进位位C不受装载累加器操作、逻辑操作、 非算术运算和控制指令的影响； ② 可通过寄存器操作指令RSBX和SSBX对 其进行置位和复位。
PAB PB CAB CB DAB DB EAB EB
CPU
2014年7月11日
DSP原理及应用
5
第2章 TMS320C54x的硬件结构
2.2 ’C54x的主要特性
2.2.1 ’C54x的主要特性 1．CPU
● 采用先进的多总线结构，通过1组程序总线、 3组数据总线和4组地址总线来实现。
● 40位算术逻辑运算单元ALU，包括1个40位桶 形移位寄存器和2个独立的40位累加器。
2014年7月11日 DSP原理及应用 13
第2章 TMS320C54x的硬件结构
2.3 ’C54x的内部总线结构
TMS320C54x的结构是以8组16位总线为核心，
形成了支持高速指令执行的硬件基础。 1组程序总线PB 总线结构 3组数据总线CB、DB、EB 4组地址总线PAB、CAB、DAB、EAB
第2章 TMS320C54x的硬件结构
2.1 ’C54x的基本结 构
TMS320C54x（简称’C54x）是TI公司为实
现低功耗、高速实时信号处理而专门设计的16位定
点数字信号处理器，采用改进的哈佛结构，具有高
度的操作灵活性和运行速度，适应于远程通信等实
时嵌入式应用的需要，现已广泛地应用于无线电通
2.2.1 ’C54x的主要特性 3．指令系统
● 支持单指令重复和块指令重复操作 ● 支持存储器块传送指令 ● 支持32位长操作数指令 ● 具有支持2操作数或3个操作数的读指令
● 具有能并行存储和并行加载的算术指令
● 支持条件存储指令及中断快速返回指令
2014年7月11日 DSP原理及应用 9
第2章 TMS320C54x的硬件结构
信系统中。
2014年7月11日 DSP原理及应用 2
第2章 TMS320C54x的硬件结构
2.1 ’C54x的基本结 构 1. ’C54x的主要优点
①④ 围绕 1组程序总线、3组数据总线和4组地址总 模块化结构设计，使派生器件得到了更快的 线而建立的改进哈佛结构，提高了系统的多功能性和 发展。 操作的灵活性。 ⑤ 采用先进的IC制造工艺，降低了芯片的功耗, ② 具有高度并行性和专用硬件逻辑的CPU设计， 提高了芯片的性能。 提高了芯片的性能。 ⑥ 采用先进的静态设计技术，进一步降低了功 ③ 具有完善的寻址方式和高度专业化指令系统, 耗，使芯片具有更强的应用能力。 更适应于快速算法的实现和高级语言编程的优化。
程序总线
PB

数据总线
CB DB EB

单数据读
双数据读 32位长数据读
(hw) (lw)
单数据写
数据读/数据写 双数据读/系数读 外设读 外设写
2014年7月11日

DSP原理及应用


17
第2章 TMS320C54x的硬件结构
2.4 ’C54x的中央处理器 CPU
40位算术逻辑运算单元ALU； 2个40位的累加器A和B； 支持-16~31位移位范围的桶形移位寄存器； 能完成乘法-加法运算的乘法累加器MAC； 16位暂存寄存器T； 比较、选择、存储单元CSSU； 指数译码器； CPU状态和控制寄存器。
DSP原理及应用 19
2014年7月11日
第2章 TMS320C54x的硬件结构
2014年7月11日 DSP原理及应用 25
第2章 TMS320C54x的硬件结构
4．双16位算术运算
若要将ST1中的C16置位，则ALU进行双16位算
术运算，即在一个机器周期内完成两个16位数的算术 运算，进行两次16位加法或两次16位减法运算。 5．其他控制位 除 SXM、OVM、C、C16、OVA、OVB 外 ， ALU还有两个控制位。 TC——测试/控制标志，位于ST0的12位；
● 指数编码器，是一个支持单周期指令EXP的专 用硬件。可以在一个周期内计算40位累加器数值的 指数。
● 配有两个地址生成器，包括8个辅助寄存器和 2个辅助寄存器算术运算单元（ARAU）。
2014年7月11日 DSP原理及应用 7
第2章 TMS320C54x的硬件结构
2.2.1 ’C54x的主要特性 2．存储器
第2章 TMS320C54x的硬件结构
2.1 ’C54x的基本结构 2.2 ’C54x的主要特性和外部引 脚 2.3 ’C54x的内部总线结构 2.4 ’C54x的中央处理器
2.5 ’C54x的存储空间结构
2.6 ’C54x的片内外设电路
2.7 ’C54x的系统控制
2014年7月11日 DSP原理及应用 2.8 ’C54x的外部总线 1
2.4.1 算术逻辑运算单元ALU
’C54x 使用 40 位的算术逻辑运算单元和 2 个 40 位
累加器，可完成宽范围的算术逻辑运算。 ’ C54x 的大多数算术逻辑运算指令都是单周期 指令，其运算结果通常自动送入目的累加器A或B。 但在执行存储器到存储器的算术逻辑运算指令 时,其运算结果则存入指令指定的目的存储器。
当发生溢出时，将运算结果调整为最大正数（正向 ① 若 OVM=0，则对 ALU 的运算结果不作任何 调整，直接送入累加器； 溢出）或最小负数（负向溢出）。 ② 若OVM=1，则对ALU的运行结果进行调整。 当正向溢出时，将32位最大正数00 7FFFFFFFH 装入累加器； 当负向溢出时，将32位最小负数FF 80000000H 装入累加器。 ③状态寄存器 ST0中与目标累加器相关的溢出标 志OVA或OVB被置1。
到DSP器件的性能。
CPU是DSP器件的核心部件，它的性能直接关系
’C54x的CPU采用了流水线指令执行结构和相
应的并行结构设计，使其能在一个指令周期内，高速
地完成多项算术运算。
2014年7月11日
DSP原理及应用
18
第2章 TMS320C54x的硬件结构
CPU包括下列基本部件：
① ② ③ ④ ⑤ ⑥ ⑦ ⑧
2014年7月11日 DSP原理及应用 3
第2章 TMS320C54x的硬件结构
2. ’C54x的内部结构
TMS320C54x的组成
中央处理器CPU 内部总线控制 特殊功能寄存器 数据存储器RAM 程序存储器ROM
2014年7月11日
I/O功能扩展接口 串行口 主机通信接口HPI 定时系统 中断系统
2014年7月11日
DSP原理及应用
14
第2章 TMS320C54x的硬件结构
1．程序总线PB
主要用来传送取自程序存储器的指令代码和立
即操作数。
PB 总线既可以将程序空间的操作数据 ( 如系数
表)送至数据空间的目标地址中，以实现数据移动，
也可以将程序空间的操作数据传送乘法器和加法器
中，以便执行乘法-累加操作。
ZA/ZB——累加器结果为0标志位。
2014年7月11日 DSP原理及应用 26
第2章 TMS320C54x的硬件结构
2.4.2 累加器A和B
’C54x芯片有两个独立的40位累加器A和B，可
以作为ALU或 MAC的目标寄存器，存放运算结果，
3．地址总线PAB、CAB、DAB和EAB
用来提供执行指令所需的地址。
2014年7月11日 DSP原理及应用 16
第2章 TMS320C54x的硬件结构
’C54x读/写操作占用总线情况
地址总线 读/写方式 程序读 程序写
PAB CAB DAB EAB
(hw) (lw)
2.2.1 ’C54x的主要特性
4．在片外wenku.baidu.com电路
● 16位可编程定时器
● 设有与主机通信的8位并行接口（HPI）
● 具有外部总线判断控制，以断开外部的数据
总线、地址总线和控制信号
● 数据总线具有总线保持器特性
2014年7月11日 DSP原理及应用 11
第2章 TMS320C54x的硬件结构
2.2.1 ’C54x的主要特性
2014年7月11日
DSP原理及应用
20
第2章 TMS320C54x的硬件结构
ALU的功能框图
CB15~CB0
T C B A D S 桶形移位 器输出 SXM OVM C16 C OVA/OVB ZA/ZB TC
DB15~DB0
MUX
SXM
MUX
A
B
符号ctr
Y
符号ctr
X
MUX
A MAC输出 2014年7月11日 B
④ 来自T寄存器中的操作数。
2014年7月11日 DSP原理及应用 22
第2章 TMS320C54x的硬件结构
(3) ALU的输出
ALU的输出为40位运算结果，通常被送至 累加器A或B。
2014年7月11日
DSP原理及应用
23
第2章 TMS320C54x的硬件结构
2．溢出处理 当运算结果发生溢出时： ALU的饱和逻辑可以对运算结果进行溢出处理。
4
DSP原理及应用
第2章 TMS320C54x的硬件结构
2. ’C54x的内部结构 TMS320C54x的硬件结构图
系统 控制 接口 系统控制 PAGEN 程序地址生成器 DAGEN 数据地址生成器 特殊功能 寄存器 程序存储器 数据存储器 串行口 并行口 定时器 计数器 中断 乘法 累加器 算术/逻辑 运算单元 比较器 桶形 移位器 外部 设备 接口 外部 存储器 接口
● 可访问的最大存储空间为192K×16位，即64K 字的程序存储器、64K字的数据存储器以及64K字的 I/O空间。 ● 片内ROM，可配置为程序存储器和数据存储器。 ● 片内RAM有两种类型，即双寻址RAM（DARAM） 和单寻址RAM（SARAM）。
2014年7月11日 DSP原理及应用 8
第2章 TMS320C54x的硬件结构