信工院2008级原理试卷A_201012

2008级计算机组成原理课程试题（A卷）
一、单选题：（每题1 分，共20 分）
1. 冯•诺依曼机的基本工作方式的特点是______。

A 多指令流多数据流
B 堆栈操作
C 按地址访问并顺序执行指令
D 存贮器按内容选择地址
2. 8位补码10010100算术右移一位后，其结果为________。

A 11001010
B 01001010
C 00101001
D 00101000
3. 根据国标规定，每个汉字在计算机内占用______个字节存储。

A 1
B 2
C 3
D 4
4. 计算机系统多级层次中，从下层到上层，各级相对顺序正确的应当是______。

A 汇编语言机器级→操作系统机器级→高级语言机器级
B 传统机器语言机器级→高级机器语言机器级→汇编语言机器级
C 微程序机器级→传统机器语言机器→汇编语言机器级
D 汇编语言机器级→应用语言机器级→高级语言机器级
解析：微程序设计级、机器语言级、操作系统级、汇编语言级、高级语言级。

5. 采用2的补码形式表示时，定点16位字长的字能表示的整数范围是______。

A －215～＋（215－1）
B －（215－1）～＋（215－1）
C －（215＋1）～＋215
D －215～＋215
6. 浮点数据格式中的阶码常用______表示法。

A 原码
B 补码
C 反码
D 移码
7. 8421BCD码0110 0101 0010.0001 0110所对应的十进制数为________。

A 652.16
B 1618.13
C 652.13
D 1618.06
8. 某SRAM芯片的存储容量为64K×16位，该芯片的地址线和数据线数目为______。

A 64，16
B 16，64
C 64，8
D 16，16
9. 主存储器和CPU之间增加Cache的目的是______。

A 解决CPU和主存之间的速度匹配问题
B 扩大主存贮器的容量
C 扩大CPU中通用寄存器的数量
D 既扩大主存的容量，又扩大CPU通用寄存器的数量
10. 某单片机的系统程序，不允许用户改变，则可以选用______作为存储芯片。

A SRAM
B 闪速存储器
C cache
D 辅助存储器
11. 指令周期是指______。

A CPU从主存取出一条指令的时间
B CPU执行一条指令的时间
C CPU从主存取出一条指令加上CPU执行这条指令的时间
D 时钟周期时间
12. 程序控制类指令的功能是______。

A 进行算术运算和逻辑运算
B 进行主存与CPU之间的数据传送
C 进行CPU和I/O设备之间的数据传送
D 改变程序执行的顺序
13. 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是______。

A 11001011
B 11010110
C 11000001
D 11001001
14. 同步控制是______。

A 只适用于CPU控制的方式
B 只适用于外围设备控制的方式
C 由统一时序信号控制的方式
D 所有指令执行时间都相同的方式
15. 在下面描述的RISC指令系统中不正确的表述是___。

A 选取使用频率高的一些简单指令，指令条数少
B 指令长度固定
C 指令格式种类多
D 只有取数/存数指令访问存储器
16. 运算器虽有许多部件组成，但核心部分是______。

A 数据总线
B 算术逻辑运算单元
C 多路开关
D 累加寄存器
17. 在数据传送过程中，数据由串行变并行或由并行变串行，其转换是通过______。

A 移位寄存器
B 数据寄存器
C 锁存器
D 指令寄存器
18. 微程序控制器中，机器指令与微指令的关系是______。

A. 每一条机器指令由一组微指令编成的微程序来解释执行
B. 每一条机器指令由一条微指令来执行
C. 一段机器指令组成的程序可由一条微指令来执行
D. 一条微指令由若干条机器指令组成
19.中断向量地址是：______。

A 子程序入口地址
B 中断服务例行程序入口地址
C 中断服务例行程序入口地址的指示器
D 中断返回地址
20. 为了便于实现多级中断，保存现场信息最有效的办法是采用______。

A 通用寄存器
B 堆栈
C 存储器
D 外存
二、填空题：（每空1 分，共10 分）
1.字符“A”的ASCII码为41H（16进制表示），若采用奇校验，则字符“F”的校验位是0。

2. 若操作数的有效地址的地址在指令中，称为_______间接_____寻址，若操作数在
寄存器中，称为___寄存器___寻址。

假定指令系统有m条指令，指令操作码的位
数为N位，如果采用固定操作码格式，则N至少应当等于_____[_log2m_]_____。

3. 在下列常用术语后面，写出相应的中文名称：
LFU____最不经常使用____、DMA___直接存储器访问___、
4. CPU的基本功能包括四个方面：指令控制、_操作控制__、_时间控制_、_数据加工_。

5. 某总线在一个总线周期中并行传送32位数据，假设一个总线周期等于一个总线
时钟周期，总线时钟频率为33MHz，则总线带宽是____132MB/s_____。

三、简答题（每题5 分，共20 分）
1. 何谓“相联存储器”? 相联存储器有哪几部分组成? 举例说明用在什么地方？
答：按内容访问的存储器称为相联存储器。

相联存储器由存储体、检索寄存器、屏蔽寄存器、符合寄存器、比较线路、代码寄存器、控制线路等组成。

用在需要快速查表的地方。

2. 至少说出5种CPU中的主要寄存器？并简要说明其各自的主要功能是什么？
答：数据缓冲寄存器（DR）：用来暂时存放由内存储器独处的一条指令或一个数据字。

指令寄存器（IR）：用来保存当前正在执行的一条指令。

程序计数器（PC）：用来确定下一条指令的地址。

通用寄存器：当ALU执行算术运算或逻辑运算的时候，为ALU提供一个工作区。

地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。

状态条件寄存器（PSW）：用来保存各种条件码。

3. 什么是计算机体系结构中的并行性？有哪些提高并行性的基本技术方法？
并行性：在同一时刻或是同一时间间隔内完成两种或两种以上性质相同或不相同的工作。

提高并行性的三种技术途径：时间重叠、资源重复、资源共享。

4. I/O（设备）与主机交换信息有哪几种控制方式？各有何特点？
（1）程序查询方式。

特点是主机与I/O串行工作。

CPU启动I/O后，时刻查询I/O是否准备好，若准备就绪，CPU便转入处理I/O与主机间传送信息的程序；设备若没准备就绪，则CPU反复查询，“踏步”等待到I/O准备就绪为止。

效率很低。

（2）程序中断方式。

特点是主机与I/O设备并行工作。

CPU启动I/O后，不必时刻查询I/O是否准备好，而是继续执行程序。

当I/O尊卑就绪时，向CPU发中断请求信号，CPU 在适当的时候响应I/O的中断请求，暂停现行程序为I/O服务。

这种方式消除了“踏步”现象，提高了CPU效率。

（3）DMA方式。

特点是主机与I/O并行工作。

主存与I/O之间有一条直接数据通路。

CPU启动I/O后，不必查询I/O是否准备好，当I/O准备就绪后，发出DMA请求，此时CPU 不直接参与主存与I/O间的信息交换，只是把外部总线的使用权暂时交赋予DMA，仍然可以完成自身内部的操作（如加法、移位），故不必中断现行程序，只需暂停一个存取周期访存（即周期挪用），CPU效率更高。

（4）通道方式。

通道是一种具有特殊功能的处理器，CPU把部分权力下放给通道，由它实现对外围设备的统一管理和外围设备与主存之间的数据交换，大大提高了CPU的效率，但它是以花费更多的硬件为代价的。

（5）I/O处理机方式。

她是通道方式的进一步发展，CPU将I/O操作一外围设备的管理权全部交给I/O处理机，其实质是多机系统，因为效率有更大提高。

四、计算题（每题10 分，共20 分）
1. CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次，已知cache存取周期为50ns，主存为210ns，求cache 的命中率和平均访问时间。

H = 3800/(3800 + 200) = 0.95 R = 4.2 E = 86.2% Ta = tc / e = 58ns
2．设X=2010*0.11011011，Y=2100*(-0.10101100)，利用浮点运算方法，求X+Y（中间过程请用补码表示）。

（1）假设两数均以补码表示，阶码采用双符号位，尾码采用单符号位，则他们的浮点表示分别为：
[X]补= 00010,0.11011011 [Y]补= 00100,1.01010100
（2）求阶差并对阶
[阶差]补= 00010 + 11100 = 11110所以阶差= -2；X的阶码小，
所以[X]补= 00100,0.00110110（11）
（3）尾数求和：尾数相加得：1.10001010（11）
（4）规格化处理：尾数结果符号位与最高数值位相同，故应左规，结果为：
1.00010101（10），阶码为00011
（5）舍入处理：采用用0舍1法处理则1.00010110
（6）判断溢出：阶符为00，不溢出，故最终结果为X + Y = 2011 * （-0.11101010）
五、应用题（共30 分）
1. （7分）指令格式如下所示，OP为操作码字段，试分析指令格式特点。

31 26 22 19 18 16 15 0
(1)操作码6位，可指定64种指令
(2)单字长（32）二地址指令
(3)一个操作数在源寄存器（16种），另一个操作数在存储器中，有效地址为变址寄存器内
容+偏移量。

属于RS型指令
(4)可用于访问存储器
2. （8分）设主存容量1MB，cache容量16KB，块的大小为512B，采用直接地址
映像方式。

（1）写出cache的地址格式。

（2）写出主存的地址格式。

（3）块表（标记）的容量为多大？
（4）画出地址映像及变换示意图。

（5）主存地址为CDE8FH 的单元在cache中的什么位置？
答：（1）cache的地址格式为：块地址（5位）块内地址（9位）
（2）主存的地址格式：筷标记（6位）块地址（5位）块内地址（9位）
（3）块表的容量为：31 * 6位（4）图略
（5）CDE8FH = 1100 1101 1110 1000 1111
块号 = 1100 1101 111 块内地址 = 0 1000 1111
直接映像方式下，主存第i块映射到cache第I mod 25 个块中：
1100 1101 111 mod 32 = 01111
3. （8分）已知某机采用微程序控制方式，其存储器容量为1024×48（位），微程序在整个控制存储器中实现转移，可控制微程序的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式，如图所示：
(1)微指令中的三个字段分别应多少位？
(2)画出对应这种微指令格式的微程序控制器逻辑框图。

答：（1）假设判别测试字段中每一位为一个判别标志，那么由于有4个转移条件，故该字段为4位（如果采用字段译码只需3位），因为控制容量为1024单元，故下地址字段为10位，所以微命令字段是48 – 4 – 10 = 34位。

（2）
4. （7分）某计算机有四级中断，优先级从高到低为 1—2—3—4 。

假定将优先级顺序改为2—1—3—4 ，问各级中断屏蔽字是什么？请画出处理该多重中断的示意图。

中断屏蔽字为：
1级中断屏蔽字为1011
2级中断屏蔽字为1111
3级中断屏蔽字为0011
4级中断屏蔽字为0001。