电子设计自动化实验指导书_六个实验2015

目录

实验一半加器和全加器的设计

实验二多路选择器设计

实验三基本触发器的设计

实验四十进制加法计数器的设计

实验五八位七段数码管动态显示电路的设计

实验六基于VHDL的表决器的设计

附表一

核心板载资源与FPGA EP2C35 I/O接口对照表

附表二

EP2C35与开发平台硬件资源I/O接口对照表

实验一 半加器和全加器的设计

一、 实验目的

1、掌握图形的设计方式；

2、掌握自建元件及调用自建元件的方法；

3、熟练掌握QUARTUS II 的使用。

二、实验内容

1、熟练软件基本操作，完成半加器和全加器的设计；

2、正确设置仿真激励信号，全面检测设计逻辑；

3、综合下载，进行硬件电路测试。

三、实验原理

1、半加器的设计

半加器只考虑了两个加数本身，没有考虑由低位来的进位。

半加器逻辑表达式：B A B A B A S ⊕=+=；AB C =

2.全加器的设计

全加器除考虑两个加数外，还考虑了低位的进位。

0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1

1

1

1

全加器逻辑表达式：1-⊕⊕=i i i i C B A S ；AB C B A C i i i i +⊕=-1)( 3、利用半加器元件完成全加器的设计 （1）图形方式

其中HADDER 为半加器元件。

四、实验步骤

1、完成图形半加器设计。

2、完成VHDL 半加器设计与仿真（记录仿真波形）。

3、完成VHDL 全加器设计与仿真（记录仿真波形）。

4、利用半加器元件进行图形的全加器设计。

五、思考题：

1、怎样自建元件？自建元件的调用要注意什么？

实验二 多路选择器的设计

一、实验目的

1．熟练掌握多路选择器的设计方法；

2．用VHDL语言中不同的语句来描述。

二、实验原理

四选一多路选择器的原理如下图及下表，由Sl，S0来选择d0 ，dl ，d2 ，d3的信号，并使其能在Q上输出。

三、实验内容

1、用VHDL语言的不同语句分别描述任务选择器，并通过编译仿真

比较不同语句描述的区别。

2、通过仿真下载并通过硬件验证实验结果。

四、实验报告要求

l、写出几种不同的VHDL源程序；

2、画出电路的时序仿真波形；

3、分析不同VHDL语句的优劣；

4、写出设计心得体会。

五、思考题：

1、如何设计一个3选1的选择器？

实验三基本触发器的设计

一、 实验目的

1、 了解基本触发器的工作原理。

2、 进一步熟悉在Quartus II 中基于原理图设计的流程。

二、 实验原理

基本触发器的电路如下图8-1所示。它可以由两个与非门交叉耦合组成,也可

图8-1 基本触发器电路

以由两个或非门交叉耦合组成。现在以两个与非门组成的基本触发器为例，来分析其工作原理。根据与非逻辑关系，可以得到基本触发器的状态转移真值表及简化的真值表，如下表8-1所示：

状态转移真值表

简化真值表

R

S

n Q

1+n Q

R

S

1+n Q

0 1 0 0 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 Q n 1 0 1 1 0

不定

1 1 0 0 1 1 1 1 0 0 0 不定 0

1

不定

表8-1 基本触发器状态转移真值表

根据真值表，不难写出其特征方程：

12

3

A

4

5

6

B

S

R

Q

Q

1

23

4

56

B

R

S

Q

Q

其中式（2）为约束条件。

三、实验内容

本实验的任务就是利用Quartus II软件的原理图输入，产生一个基本触发器，触发器的形式可以是与非门结构的，也是可以或非门结构的。实验中用按键模块的用K1和K3来分别表示R和S，用LED模块的LED8和LED1分别表示Q和Q。在R和S满足式（2）的情况下，观察Q和Q的变化。

实验箱中的拨动开关、LED与FPGA的接口电路，以及拨动开关、LED与FPGA

的管脚连接在以前的实验中都做了详细说明，这里不在赘述。

四、实验步骤

1.打开QUARTUSII软件，新建一个工程。

2.建完工程后再新建一个图形符号输入文件，打开图形符号编辑器对话框。

3.按照实验原理和自己的想法，在图形符号编辑窗口编写设计程序，用户可

参照光盘中提供的示例程序。

4.设计好设计电路程序后，保存起来。方法同实验一。

5.对自己编写的设计电路程序进行编译并仿真，对程序的错误进行修改。

6.编译仿真无误后，依照拨动开关、LED与FPGA的管脚连接表或参照附

录进行管脚分配。表8-2是示例程序的管脚分配表。分配完成后，再进行

全编译一次，以使管脚分配生效。

表8-2 端口管脚分配表

7.用下载电缆通过JTAG口将对应的sof文件加载到FPGA中。观察实验结

果是否与自己的编程思想一致。