电子设计自动化实验指导书_六个实验2015
电子设计自动化(eda)实验指导书
电子设计自动化（EDA）实验指导书前言近些年来，电子设计自动化（EDA）技术发展迅速。
一方面，各种大容量、高性能、低功耗的可编程逻辑器件不断推出，使得专用集成电路（ASIC）的生产商感受到空前的竞争压力。
另一方面，出现了许多EDA设计辅助工具，这些工具大大提高了新型集成电路的设计效率，使更低成本、更短周期的复杂数字系统开发成为可能。
于是一场ASIC与FPGA/CPLD之争在所难免。
然而PLD器件具有先天的竞争优势，那就是可以反复编程，在线调试。
EDA技术正是这场较量的推动引擎之一。
一般来说，EDA技术就是以计算机为平台，以EDA软件工具为开发环境，以HDL为设计语言，以可编程器件为载体，以ASIC、SOC芯片为目标器件，以电子系统设计为应用方向的电子产品自动化设计过程。
设计者只需编写硬件描述语言代码，然后选择目标器件，在集成开发环境里进行编译，仿真，综合，最后在线下载调试。
整个过程，大部分工作由EDA软件完成。
全球许多著名的可编程器件提供商都推出了自己的集成开发工具软件，如Altera 公司的MAX+PLUSⅡ、Quartus Ⅱ软件；Xilinx公司的Foundation 、ISE软件，Lattice公司的ispExpert软件，Actel公司的Libero 软件等。
这些软件的推出，极大地促进了集算法设计、芯片编程、电路板设计于一体的EDA技术的发展。
另外，在以SOC芯片为目标器件的电子系统设计要求下，可编程器件的内部开始集成高速的处理器硬核、处理器软核、DSP模块、大量的存储资源、高速的串行收发模块、系统时钟管理器、多标准的I/O接口模块，亦使得设计者更加得心应手，新一轮的数字革命由此引发。
EDA技术是一门实践性很强的学科，要培养出具有竞争力的一流IC设计人才，动手能力是关键。
只有通过理论学习，加上现场实验，在使用软件编程加硬件调试的过程中真正获得锻炼，增长技能。
ZY11EDA13BE型实验系统采用主板加适配板加扩展板的灵活结构，可方便进行基于不同PLD芯片的实验开发，并易于升级，符合当前高校在此方面对人才培养的要求。
电子设计自动化实验报告
***************实验报告课程名称：电子设计自动化小组成员及学号：_____________________________________________________________________*********************************protel99se应用程序，启动protel99se。
3、创建一个新的设计数据库文件步骤：1）. 【File】｜【New】2）. 单击Browse按钮，选择文件的存储位置，Protel 99 SE默认文件名为desigh .ddb”。
3）. 单击【OK】们就创建了一个新的设计数据库文件。
4、启动原理图编辑器步骤：1）. 【File】｜【New】2）. 单击Schematic Document 【OK】或直接双击3）. 单击Explore 下的Sheet1或直接双击工作窗口中的Sheet11）.更改屏幕分辨率2）.界面字体设置8、在Protel99se中建立自己的设计数据库Design.ddb。
实验内容与分析：1).设置电路图纸假定系统已进入原理图编辑器，提出以下要求：A. 图纸大小：B号；B. 图纸方向：水平方向放置；C. 标题栏型式：标准型标题栏。
2).将库文件“Miscellaneous Devices.ddb”, “Dallas Microprocessor.ddb”,“Intel Databooks.ddb”, “Protel Dos Schematic Libraries.ddb”依次装入。
3、放置元件在元件库中选定所需元件，然后放置元件到工作平面上。
4、删除元器件1）菜单命令【Edit】｜【Delete】2）当光标变为十字形后，将光标移到要删除的元件处，单击鼠标左键即可将所指元件删除。
此后，程序仍处于删除命令状态，若要退出单击鼠标右键或按ESC键退出命令状态。
5、元件移动菜单命令：【Edit】｜【Move】｜【Move】10、原理图参数设置执行Tools｜Preferences后通过Schematic选项卡、Graphical Editing选项卡和Default Primitives选项卡来实现，分别如下图所示：实验内容与分析：1、启动Protel99se，新建一个设计数据库文件，名称定为“姓名”.ddb。
单片机实验指导书(6个实验)
单片机原理和接口技术实验指导书襄樊学院物理和电子信息技术系实验要求1.进入实验室前完成的部分1）认真阅读实验指导书，弄懂实验原理和实验内容。
2）编写实验所要用到的程序，将其放在U盘上。
3）写出预习报告。
2. 进入实验室后完成的部分1）建立工程，加入已准备好的程序文件。
2）对程序进行调试，修改错误，获得要求的结果。
3）保存调试后的程序。
3.实验结束后的部分对实验结果进行分析、总结，写出实验报告。
实验报告内容及格式1.实验目的2.实验设备3.实验原理及环境4.实验内容只做文字叙述，程序部分放在程序清单中。
流程图也可不画。
5.程序清单本实验使用的完整程序。
如果使用了本实验或前面实验中完全相同的子程序，可不列写，只做注明即可。
6.实验步骤7.实验总结主要包括对实验结果、调试过程、错误及产生的原因的分析，以及本次实验的重要收获等。
此项为实验成绩评定的重要依据。
实验1 Keil C51的使用（汇编语言）实验目的：初步掌握Keil C51（汇编语言）和ZY15MCU12BD型综合单片机实验箱的操作和使用，能够输入和运行简单的程序。
实验设备：ZY15MCU12BD型综合单片机实验箱一台、具有一个RS232串行口并安装Keil C51的计算机一台。
实验原理及环境：在计算机上已安装Keil C51软件。
这个软件既可以和硬件（ZY15MCU12BD型综合单片机实验箱）连接，在硬件（单片机）上运行程序；也可以不和硬件连接，仅在计算机上以虚拟仿真的方法运行程序。
如果程序有对硬件的驱动，就需要和硬件连接；如果没有硬件动作，仅有软件操作，就可以使用虚拟仿真。
实验内容：1.掌握软件的开发过程：1）建立一个工程项目选择芯片确定选项。
2）加入C 源文件或汇编源文件。
3）用项目管理器生成各种使用文件。
4）检查并修改源文件中的错误。
5）编译连接通过后进行软件模拟仿真。
6）编译连接通过后进行硬件仿真。
7）I A P 编程操作2.按以上步骤实现在P1.0输出一个频率为1Hz的方波。
EDA电子实训实验指导书
石河子大学本科毕业设计实验指导书基于EDA平台的电子实训实验设计与开发学生姓名贺权指导教师任玲所在学院机械电气工程学院专业电气工程及其自动化年级11级（1）班中国·新疆·石河子2015年6月目录一、软件工具的安装 (2)二、实验部分 (3)实验一组合逻辑3-8译码器 (3)实验二汽车尾灯控制电路 (11)实验三、基于VHDL语言的数字秒表电路 (15)一、软件工具的安装本实验使用的是Quartus II 9.0，该软件可运行在winxp/win7/win8（包括兼容模式）等系统下，下载安装破解方法如下：1.在Altera公司官网上下载Quartus II 9.0的安装文件。
其中包括Quartus II 9.0的安装文件和ip库。
2.开始安装，win8以下的可以通过解压后得到安装文件，win8以上的直接双击打开就行，先安装90_quartus_windows，然后是90_ip_windows。
默认装在C盘，确保空间足够。
3.软件可免费试用30天。
鼓励购买正版，破解方法可百度。
4.用Quartus_II_9.0_b151破解器.exe破解C:\altera\90\quartus\bin下的sys_cpt.dll文件（运行Quartus_II_90_b151破解器.exe后,首先要点击“浏览”选中sys_cpt.dll，安装默认的sys_cpt.dll路径是在C:\altera\90\quartus\bin下，选中sys_cpt.dll后再点击“应用”。
很多用户上来就点击“应用”，实际上并没有破解这个软件）。
5.把license.dat里的XXXXXXXXXXXX 用您老的网卡号替换(在Quartus II7.2的Tools菜单下选择License Setup，下面就有NIC ID)。
6.在Quartus II 9.0的Tools菜单下选择License Setup，然后选择Licensefile，最后点击OK。
电子设计自动化实验报告
电子设计自动化实验报告（一）学院：电气学院班级：电子122班姓名：覃思远一、实验题目：4选1多路选择器二、实验目的：熟悉并掌握verilog关于组合电路描述的核心语法规则和基本设计方法。
三、实验程序：module MUX41a(a,b,c,d,s1,s0,y);input a,b,c,d;input s1,s0;output y;reg y;always @(a or b or c or d or s1 or s0)begin : MUX41acase({s1,s0})2'b00: y<=a;2'b01: y<=b;2'b10: y<=c;2'b11: y<=d;default: y<=a;endcaseendendmodule四、实验仿真结果：五、仿真结果分析：如上图所示，当s0=0、s1=0时，y选择a输出；当s0=1、s1=0时，y 选择b输出；当s0=0、s1=1时，y选择c输出；当s0=1、s1=1时，y选择d输出。
程序能够实现4选1多路选择器功能。
六、硬件下载设置及测试过程：根据板子给定的引脚锁定图，选定相应的硬件把程序中的输入输出端给锁定，编译并下载程序，依次设定s0,s1的值，观察现象是否符合程序的结果。
七、总结：通过对4选1多路选择器的verilog设计，我对verilog语句的基本结构、语句表达、数据规则和语法特点有了一个比较简单的认识，同时也感受到了verilog语句的魅力，这促使着我努力把它学好的决心。
电子设计自动化实验报告（二）学院：电气学院班级：电子122班姓名：覃思远一、实验题目：带有异步复位、同步计数使能和可预置型十进制计数器的verilog设计。
二、实验目的：讨论学习经典数字计数器的Verilog描述方法和相关语法。
三、实验程序：module CNT10(CLK,RST,EN,LOAD,COUT,DOUT,DATA);input CLK,EN,RST,LOAD;input [3:0] DA TA;output [3:0] DOUT;output COUT;reg [3:0] Q1;reg COUT;assign DOUT = Q1;always @(posedge CLK or negedge RST) beginif(!RST) Q1 <= 0;else if(EN) beginif (!LOAD) Q1<= DA TA;else if (Q1<9) Q1<=Q1+1;else Q1 <= 4'b0000;endendalways @(Q1)beginif (Q1==4'h9) COUT = 1'b1;else COUT = 1'b0;endendmodule五、实验仿真结果：六、仿真结果分析：（1）RST在任意时刻有效时，如CLK非上升沿时，计数也能清0。
六个电工电子实验(新)
电工电子实验指导书电工电子实验中心实验室地址：一号实验楼四楼1421电工仪表室（由南头楼梯上）目录实验1 叠加原理实验 (2)实验2 基尔霍夫定律实验 (3)实验3 三相交流电路电压、电流的测量 (5)实验4 常用电子仪器的使用 (7)实验5 射极跟随器 (10)实验6 组合逻辑电路的设计与测试 (14)实验1 叠加原理实验一、实验目的验证线性电路叠加原理的正确性，加深对线性电路的叠加性和齐次性的认识和理解。
二、原理说明叠加原理指出：在有多个独立源共同作用下的线性电路中，通过每一个元件的电流或其两端的电压，可以看成是由每一个独立源单独作用时在该元件上所产生的电流或电压的代数和。
线性电路的齐次性是指当激励信号（某独立源的值）增加或减小K 倍时，电路的响应（即在电路中各电阻元件上所建立的电流和电压值）也将增加或减小K倍。
四、实验内容实验线路如图1-1所示，用DGJ-03挂箱的“基尔夫定律/叠加原理”线路。
图1-11. 将两路稳压源的输出分别调节为12V和6V，接入U1和U2处。
2. 令U1电源单独作用（将开关K1投向U1侧，开关K2投向短路侧）。
用直流数字电压表和毫安表（接电流插头）测量各支路电流及各电阻元件两端的电压，数据记入表1-1。
3. 令U2电源单独作用（将开关K1投向短路侧，开关K2投向U2侧），重复实验步骤2的测量和记录，数据记入表1-1。
4. 令U1和U2共同作用（开关K1和K2分别投向U1和U2侧），重复上述的测量和记录，数据记入表1-1。
五、实验注意事项1. 用电流插头测量各支路电流时，或者用电压表测量电压降时，应注意仪表的极性，正确判断测得值的＋、－号后，记入数据表格。
2. 注意仪表量程的及时更换。
六、预习思考题1. 在叠加原理实验中，要令U1、U2分别单独作用，应如何操作？可否直接将不作用的电源（U1或U2）短接置零？2. 实验电路中，若有一个电阻器改为二极管，试问叠加原理的迭加性与齐次性还成立吗？为什么？七、实验报告1. 根据实验数据表格，进行分析、比较，归纳、总结实验结论，即验证线性电路的叠加性与齐次性。
电子设计自动化实验指导书_六个实验2015
目录实验一半加器和全加器的设计实验二多路选择器设计实验三基本触发器的设计实验四十进制加法计数器的设计实验五八位七段数码管动态显示电路的设计实验六基于VHDL的表决器的设计附表一核心板载资源与FPGA EP2C35 I/O接口对照表附表二EP2C35与开发平台硬件资源I/O接口对照表实验一 半加器和全加器的设计一、 实验目的1、掌握图形的设计方式；2、掌握自建元件及调用自建元件的方法；3、熟练掌握QUARTUS II 的使用。
二、实验内容1、熟练软件基本操作，完成半加器和全加器的设计；2、正确设置仿真激励信号，全面检测设计逻辑；3、综合下载，进行硬件电路测试。
三、实验原理1、半加器的设计半加器只考虑了两个加数本身，没有考虑由低位来的进位。
半加器逻辑表达式：B A B A B A S ⊕=+=；AB C =2.全加器的设计全加器除考虑两个加数外，还考虑了低位的进位。
0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1111全加器逻辑表达式：1-⊕⊕=i i i i C B A S ；AB C B A C i i i i +⊕=-1)( 3、利用半加器元件完成全加器的设计 （1）图形方式其中HADDER 为半加器元件。
四、实验步骤1、完成图形半加器设计。
2、完成VHDL 半加器设计与仿真（记录仿真波形）。
3、完成VHDL 全加器设计与仿真（记录仿真波形）。
4、利用半加器元件进行图形的全加器设计。
五、思考题：1、怎样自建元件？自建元件的调用要注意什么？实验二 多路选择器的设计一、实验目的1．熟练掌握多路选择器的设计方法；2．用VHDL语言中不同的语句来描述。
二、实验原理四选一多路选择器的原理如下图及下表，由Sl，S0来选择d0 ，dl ，d2 ，d3的信号，并使其能在Q上输出。
三、实验内容1、用VHDL语言的不同语句分别描述任务选择器，并通过编译仿真比较不同语句描述的区别。
电子设计自动化实验指导书(电气工程及其自动化版)
《电子设计自动化》实验指导书（2011版）晋春编写适用专业：电气工程及其自动化自动化专业江苏科技大学电子信息学院2011年5月前言本课程实验是在学习《电子设计自动化》课程中为加强理解可编程逻辑器件（CPLD和FPGA）的工作原理、掌握CPLD和FPGA设计的基本方法而开设的实践性课程。
主要教学对象为自动化专业、电气工程及自动化专业的《电子设计自动化》课程，测控技术与仪器专业的《EDA设计基础》课程也适用。
本课程实验项目的安排遵循由简到难、循序渐进的原则，让学生从初步掌握相关软硬件的使用，逐步灵活运用实验工具进行常用电路的设计，最终能熟练使用各种可编程逻辑器件（CPLD和FPGA）设计方法，进行综合电子电路设计。
项目设置有3个验证性实验：VHDL组合逻辑电路设计、VHDL时序逻辑电路设计、VHDL下状态机电路设计，均为必做项目；3个设计性实验：简易数字频率计设计、交通灯信号控制器的设计、电子密码锁，为选做项目。
内容由浅入深，循序渐进，有效帮助学生更好地学习本课程。
通过本实验课程，使学生掌握QuartusII软件的使用，进一步熟悉CPLD/FPGA 结构和工作原理，熟悉VHDL硬件描述语言，掌握原理图输入法以及用VHDL文本输入法进行常用电子电路设计，掌握仿真波形分析方法。
熟练使用实验箱硬件资源，掌握硬件测试方法，熟练掌握EDA技术进行电子系统设计和开发的流程。
目录实验一：VHDL组合逻辑电路设计 (3)实验二：VHDL时序逻辑电路设计 (10)实验三：VHDL下状态机电路设计 (12)实验四：简易数字频率计设计 (14)实验五：交通灯信号控制器设计 (17)实验六：电子密码锁 (19)实验一：VHDL组合逻辑电路设计实验学时：2实验类型：验证实验要求：必修一、实验目的1、熟悉QuartusII软件的使用，熟练进行程序输入、综合、仿真。
2、熟悉实验箱硬件资源的使用，熟练进行引脚锁定和硬件测试，掌握EDA技术设计流程，掌握数字逻辑电路设计的方法。
电子设计自动化实验内容安排
一、实验内容实验1（基本门，组合电路）●《实验指导书》实验2-1：按顺序完成00，02，04，08，32，86芯片●《实验指导书》实验2-3：按顺序完成148，138，153，85实验2（组合电路，门电路综合）●《实验指导书》实验2.3（283，4511）,4511芯片在核心板上面，a-g脚已接好。
●《实验指导书》实验2.2（门电路综合实验）●做完还可以做：实验书p50的8选1选择器，课本例2-6，2-7(p77)实验3（Modelsim+自行编写代码）参考课本4.2.5 modelsim的使用，自行编写“符合电路”逻辑的代码和测试平台，并进行仿真。
提早完成的可以尝试不同的方法实现，或继续编写“裁判电路”和“交通灯错误检测电路”。
下课前抄到纸张上交上来，写明进行到哪一步，如代码编写/测试平台编写/正仿真（未通过）/仿真已通过。
实验4（综合实例5.6照搬）按照《教材》5.6，完整实现一次，要求烧录并接线进行实际测试实验5（简单芯片设计与验证）●按照《教材》5.6的完整流程，实现74芯片的设计，要求在实验箱上接线测试。
在纸上写出你通过测试的程序代码，及测试平台代码。
标明你做到哪一步（第几次仿真/综合/烧录/实际测试中/测试是否通过等）。
●提前做完的，可继续做检奇电路（4个输入信号中，高电平个数为奇数时，输出高电平，否则输出低电平）。
实验6（时序电路）●《实验指导书》实验2.4：在实验箱上进行74，112，194，161芯片的验证。
●提早做完的，继续做3.2（p53）的“3.用74HC161设计十二进制计数器”注：时钟信号可由“CLOCK GENARA TION”部分生成（可手动，也可自动）希望不要再跟着指导书的指引接线，而是看着课本的真值表自行接线进行测试实验7（时序电路加强）《实验指导书》3.2的“2.数控分频器”（p53）实验8（综合设计）按教材“7.7.1 计数器数码管显示译码器”（p386）进行设计，烧录并测试。
自动化综合应用技术实验指导书
自动化综合应用技术实验指导书吴作明编自动化学院电气工程系目录实验一触摸屏应用实验实验二通用变频器参数设定与面板操作技术实验实验三综合实验一（触摸屏、PLC与变频器技术综合实验）实验四组态软件应用实验实验五综合实验二（组态软件、PLC与变频器技术综合实验）实验六应用实验设计实验七S7-300基础实验实验一EVIEW应用操作实验一、实验目的1．了解MT506S的基本结构及软件的使用环境。
2．熟悉EVIEW500的使用方法。
3．掌握简单界面的设计及与PLC联机控制。
二、实验内容1．完成对一台电动机的正反转控制界面的设计。
2．与PLC联机完成对一台电动机的正反转控制及电机运行状态的监视。
三、实验设备1．微型计算机1台。
2．MT506S触摸屏1台。
3．S7-200 PLC 1台。
四、实验步骤1．双击桌面EVIEW500软件的快捷图标，出现如图1所示的对话框，双击[EasyBuilder]选项，出现如图2所示的对话框，选择触摸屏型号为MT506S，按[确定]即可进入EVIEW500软件的编辑界面。
图1 图22．在编辑界面中，根据自己的设计思路，设计出电动机正反转的监控界面。
检查无误后下载到触摸屏中。
3．在PLC软件环境中，设计出控制电动机正反转的程序，此程序要与触摸屏控制相对应。
检查无误后下载到PLC中。
4．联机调试。
五、实验报告要求1．写出触摸屏中各操作按钮与触摸屏内存单元的对应关系。
2．列出PLC的I/O表。
实验二通用变频器参数设定与面板操作技术实验一、实验目的1．了解变频器的基本结构及特性。
2．掌握VFD-M型变频器的面板控制方法。
3．掌握VFD-M型变频器控制端子分段调速控制方法。
4．掌握相关参数设置方法。
二、实验内容1．按照实验电路图要求，完成线路连接。
2．设置变频器最高频率为50Hz。
并通过面板控制完成对三相异步电动机的启动、运行（不同转速下）、停止等操作。
3．通过参数设置，实现用控制端子完成对三相异步电动机的启动、运行（3段速度）、停止等操作。
电子设计自动化实验指导书
电子设计自动化实验指导书实验一：电路原理与实验工具介绍实验目的本实验旨在通过学习和掌握电路基本原理及实验仪器的使用方法，为后续电子设计自动化实验打下基础。
实验内容1.电路基本元件的认识和使用方法2.示波器的基本使用和操作技巧3.信号发生器的使用方法4.实验仪器的连接和调试实验步骤1.了解基本电路元件和其符号表示，如电阻、电容、电感等。
掌握其特性和参数。
2.学会使用万用表测量电阻、电容和电感的值，并记录结果。
3.掌握示波器的基本使用方法，如信号显示、波形测量、观察电路的动态响应等。
4.学会使用示波器进行信号的测量和分析，如幅度、频率和相位等。
5.了解信号发生器的基本原理和使用方法，掌握其波形、频率和幅度调节。
6.学会使用信号发生器产生不同的信号，并观察其在示波器上的显示情况。
7.学习如何正确连接实验仪器到电路，并进行调试和参数调节。
实验要求1.按照实验内容和步骤进行实验，严格按照安全操作规范进行操作，避免发生意外。
2.在实验过程中要认真记录测量结果和实验现象，并进行及时总结和分析。
实验评估1.实验报告中包括实验目的、内容、步骤、测量数据和现象的描述，以及对结果的分析和总结。
2.实验操作规范、仪器使用正确与否、数据准确性和分析全面性将作为评估标准。
3.实验结果应与理论分析相符，分析中应包括对异常结果的解释和修正方法。
实验二：模拟电路设计与仿真实验目的本实验旨在通过设计模拟电路并进行仿真，学习并理解模拟电路的工作原理及仿真软件的使用方法。
实验内容1.配置仿真软件及相关组件2.基于设定要求，设计模拟电路3.进行仿真，并分析电路的性能和特性实验步骤1.下载和安装仿真软件，如Multisim或Proteus等。
2.学习软件界面和工具栏的功能，了解其基本操作方法。
3.根据实验要求，进行模拟电路的设计，包括电源、放大器、滤波器等。
4.使用软件的元件库，选择合适的元件并进行连接。
5.配置电路的输入信号，设置合适的输入条件和参数。
电子设计自动化(EDA)
课程编号：B06060025电子设计自动化（EDA）实验指导书目录实验一、原理图设计基础 (2)实验二、设计电路原理图 (8)实验三、设计层次原理图 (17)实验四、编译项目及生成原理图报表 (22)实验五、原理图元件库的管理 (26)实验六、印制电路板设计基础 (34)实验七、稳压电源PCB板设计 (41)实验八、单片机最小系统的PCB板设计 (52)附录1 常用原理图元件符号、PCB封装及所在库 (59)附录2 Protel DXP常用快捷键 (71)实验一、原理图设计基础一、实验目的1、熟悉原理图设计界面，新建与保存设计文件。
2、设置图纸大小、方向、颜色和格点以及放置元器件。
二、实验器材1、台式计算机1台。
2、Protel DXP实验软件1套。
三、实验说明台式计算机用于向Protel DXP实验软件提供画图的平台，供用户使用。
四、实验原理说明7805是三端稳压集成芯片，电子产品中，常见的三端稳压集成电路有正电压输出的78 ××系列和负电压输出的79××系列。
它的样子像是普通的三极管，TO- 220 的标准封装，也有9013样子的TO-92封装。
五、实验内容和步骤绘制出如图1-1所示的稳压电源电路原理图，其中纸型设置为A4、改变工作区颜色、方向设置为水平方向，最后将图纸命名为“Power-7805.SchDoc”进行保存。
图1-1 稳压电源电路原理图1、建立PCB 设计项目，启动原理图编辑器并保存新建原理图文件（1）从 Protel DXP 的主菜单下执行命令 File/New/PCB Project，建立一份PCB设计项目，如图1－2所示。
在“Projects”面板中使用鼠标右键单击项目“PCB Project1.PrjPCB”，将弹出如图1-3所示的保存菜单。
在该菜单中选择“Save Project”命令，在弹出保存文件对话框，命名为Power.PRJPCB。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录实验一半加器和全加器的设计实验二多路选择器设计实验三基本触发器的设计实验四十进制加法计数器的设计实验五八位七段数码管动态显示电路的设计实验六基于VHDL的表决器的设计附表一核心板载资源与FPGA EP2C35 I/O接口对照表附表二EP2C35与开发平台硬件资源I/O接口对照表实验一 半加器和全加器的设计一、 实验目的1、掌握图形的设计方式；2、掌握自建元件及调用自建元件的方法；3、熟练掌握QUARTUS II 的使用。
二、实验内容1、熟练软件基本操作，完成半加器和全加器的设计；2、正确设置仿真激励信号，全面检测设计逻辑；3、综合下载，进行硬件电路测试。
三、实验原理1、半加器的设计半加器只考虑了两个加数本身，没有考虑由低位来的进位。
半加器逻辑表达式：B A B A B A S ⊕=+=；AB C =2.全加器的设计全加器除考虑两个加数外，还考虑了低位的进位。
0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1111全加器逻辑表达式：1-⊕⊕=i i i i C B A S ；AB C B A C i i i i +⊕=-1)( 3、利用半加器元件完成全加器的设计 （1）图形方式其中HADDER 为半加器元件。
四、实验步骤1、完成图形半加器设计。
2、完成VHDL 半加器设计与仿真（记录仿真波形）。
3、完成VHDL 全加器设计与仿真（记录仿真波形）。
4、利用半加器元件进行图形的全加器设计。
五、思考题：1、怎样自建元件？自建元件的调用要注意什么？实验二 多路选择器的设计一、实验目的1．熟练掌握多路选择器的设计方法；2．用VHDL语言中不同的语句来描述。
二、实验原理四选一多路选择器的原理如下图及下表，由Sl，S0来选择d0 ，dl ，d2 ，d3的信号，并使其能在Q上输出。
三、实验内容1、用VHDL语言的不同语句分别描述任务选择器，并通过编译仿真比较不同语句描述的区别。
2、通过仿真下载并通过硬件验证实验结果。
四、实验报告要求l、写出几种不同的VHDL源程序；2、画出电路的时序仿真波形；3、分析不同VHDL语句的优劣；4、写出设计心得体会。
五、思考题：1、如何设计一个3选1的选择器？实验三基本触发器的设计一、 实验目的1、 了解基本触发器的工作原理。
2、 进一步熟悉在Quartus II 中基于原理图设计的流程。
二、 实验原理基本触发器的电路如下图8-1所示。
它可以由两个与非门交叉耦合组成,也可图8-1 基本触发器电路以由两个或非门交叉耦合组成。
现在以两个与非门组成的基本触发器为例，来分析其工作原理。
根据与非逻辑关系，可以得到基本触发器的状态转移真值表及简化的真值表，如下表8-1所示：状态转移真值表简化真值表RSn Q1+n QRS1+n Q0 1 0 0 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 Q n 1 0 1 1 0不定1 1 0 0 1 1 1 1 0 0 0 不定 01不定表8-1 基本触发器状态转移真值表根据真值表，不难写出其特征方程：123A456BSRQQ123456BRSQQ其中式（2）为约束条件。
三、实验内容本实验的任务就是利用Quartus II软件的原理图输入，产生一个基本触发器，触发器的形式可以是与非门结构的，也是可以或非门结构的。
实验中用按键模块的用K1和K3来分别表示R和S，用LED模块的LED8和LED1分别表示Q和Q。
在R和S满足式（2）的情况下，观察Q和Q的变化。
实验箱中的拨动开关、LED与FPGA的接口电路，以及拨动开关、LED与FPGA的管脚连接在以前的实验中都做了详细说明，这里不在赘述。
四、实验步骤1.打开QUARTUSII软件，新建一个工程。
2.建完工程后再新建一个图形符号输入文件，打开图形符号编辑器对话框。
3.按照实验原理和自己的想法，在图形符号编辑窗口编写设计程序，用户可参照光盘中提供的示例程序。
4.设计好设计电路程序后，保存起来。
方法同实验一。
5.对自己编写的设计电路程序进行编译并仿真，对程序的错误进行修改。
6.编译仿真无误后，依照拨动开关、LED与FPGA的管脚连接表或参照附录进行管脚分配。
表8-2是示例程序的管脚分配表。
分配完成后，再进行全编译一次，以使管脚分配生效。
表8-2 端口管脚分配表7.用下载电缆通过JTAG口将对应的sof文件加载到FPGA中。
观察实验结果是否与自己的编程思想一致。
五、实验现象与结果以设计的参考示例为例，当设计文件加载到目标器件后，拨动相应的拨动开关（即R、S），则通过LED灯上的亮和灭来显示这个触发器的输入结果。
将输入与输出和表8-1基本触发器状态转移真值表进行比较，看是否一致。
六、实验报告1、绘出不同R、S值的仿真波形，并作说明。
2、试设计一个其它的功能触发器如D触发器、JK触发器等3、将实验原理、设计过程、编译仿真波形和分析结果、硬件测试结果记录下来。
实验四十进制的加法计数器设计一、实验目的1、掌握流程控制语句（IF语句和CASE语句）的使用。
；2、掌握计数器进制的设置原理。
3、熟练掌握矢量类型数据与进程语句的使用。
4、掌握IF语句的嵌套使用方法，二、实验内容1、完成多功能十进制加法计数器的VHDL设计。
2、正确设置仿真激励信号，全面检测设计逻辑。
3、综合下载，进行硬件电路测试。
三、实验说明十进制计数器的VHDL设计的关键在于计数位宽的设置与进制的设置，通常应具有以下功能：清零、使能、向高位进位。
要注意进位信号的处理，进位信号的脉宽处理与产生时间处理。
四、实验步骤1、了解十进制计数器的工作原理。
2、用VHDL文本方式设计十进制加法计数器。
3、进行十进制加法计数器的设计仿真（记录仿真波形）。
4、进行十进制加法计数器的设计下载与测试。
五、实验报告要求及思考题：1、进制数与计数最大值的关系是什么？2、能否设计出可改变参数的通用的计数器？怎样设计？实验五八位七段数码管动态显示电路的设计一、实验目的1、了解数码管的工作原理。
2、学习七段数码管显示译码器的设计。
3、学习VHDL的CASE语句及多层次设计方法。
二、实验原理七段数码管是电子开发过程中常用的输出显示设备。
在实验系统中使用的是两个四位一体、共阴极型七段数码管。
其单个静态数码管如下图4-1所示。
图4-1 静态七段数码管由于七段数码管公共端连接到GND（共阴极型），当数码管的中的那一个段被输入高电平，则相应的这一段被点亮。
反之则不亮。
共阳极性的数码管与之相么。
四位一体的七段数码管在单个静态数码管的基础上加入了用于选择哪一位数码管的位选信号端口。
八个数码管的a、b、c、d、e、f、g、h、dp都连在了一起，8个数码管分别由各自的位选信号来控制，被选通的数码管显示数据，其余关闭。
三、实验内容本实验要求完成的任务是在时钟信号的作用下，通过输入的键值在数码管上显示相应的键值。
在实验中时，数字时钟选择1KHZ作为扫描时钟，用四个拨动开关做为输入，当四个拨动开关置为一个二进制数时，在数码管上显示其十六进制的值。
实验箱中的拨动开关与FPGA的接口电路，以及拨动开关FPGA的管脚连接在实验一中都做了详细说明，这里不在赘述。
数码管显示模块的电路原理如图4-2所示，表4-1是其数码管的输入与FPGA 的管脚连接表。
图4-2 数字时钟信号模块电路原理表4-1 数码管与FPGA的管脚连接表四、实验步骤1、打开QUARTUSII软件，新建一个工程。
2、建完工程之后，再新建一个VHDL File，打开VHDL编辑器对话框。
3、按照实验原理和自己的想法，在VHDL编辑窗口编写VHDL程序，用户可参照光盘中提供的示例程序。
4、编写完VHDL程序后，保存起来。
方法同实验一。
5、对自己编写的VHDL程序进行编译并仿真，对程序的错误进行修改。
6、编译仿真无误后，依照拨动开关、数码管与FPGA的管脚连接表（表1-1、表4-1）或参照附录进行管脚分配。
表4-2是示例程序的管脚分配表。
分配完成后，再进行全编译一次，以使管脚分配生效。
表4-2 端口管脚分配表7、用下载电缆通过JTAG口将对应的sof文件加载到FPGA中。
观察实验结果是否与自己的编程思想一致。
五、实验现象与结果以设计的参考示例为例，当设计文件加载到目标器件后，将数字信号源模块的时钟选择为1KHZ，拨动四位拨动开关，使其为一个数值，则八个数码管均显示拨动开关所表示的十六进制的值。
六、实验报告1、绘出仿真波形，并作说明。
2、明扫描时钟是如何工作的，改变扫描时钟会有什么变化。
3、实验原理、设计过程、编译仿真波形和分析结果、硬件测试结果记录下来。
实验六基于VHDL的表决器的设计一、实验目的1、熟悉VHDL的编程。
2、熟悉七人表决器的工作原理。
3、进一步了解实验系统的硬件结构。
二、实验原理所谓表决器就是对于一个行为，由多个人投票，如果同意的票数过半，就认为此行为可行；否则如果否决的票数过半，则认为此行为无效。
七人表决器顾名思义就是由七个人来投票，当同意的票数大于或者等于4时，则认为同意；反之，当否决的票数大于或者等于4时，则认为不同意。
实验中用7个拨动开关来表示七个人，当对应的拨动开关输入为‘1’时，表示此人同意；否则若拨动开关输入为‘0’，则表示此人反对。
表决的结果用一个LED表示，若表决的结果为同意，则LED被点亮；否则，如果表决的结果为反对，则LED不会被点亮。
同时，数码管上显示通过的票数。
三、实验内容本实验就是利用实验系统中的拨动开关模块和LED模块以及数码管模块来实现一个简单的七人表决器的功能。
拨动开关模块中的K1～K7表示七个人，当拨动开关输入为‘1’时，表示对应的人投同意票，否则当拨动开关输入为‘0’时，表示对应的人投反对票；LED模块中LED1表示七人表决的结果，当LED1点亮时，表示此行为通过表决；否则当LED1熄灭时，表示此行为未通过表决。
同时通过的票数在数码管上显示出来。
在此实验中数码管、LED、拨动开关与FPGA的连接电路和管脚连接在以前的实验中都做了详细说明，这里不在赘述。
四、实验步骤1、打开QUARTUSII软件，新建一个工程。
2、建完工程之后，再新建一个VHDL File，打开VHDL编辑器对话框。
3、按照实验原理和自己的想法，在VHDL编辑窗口编写VHDL程序，用户可参照光盘中提供的示例程序。
4、编写完VHDL程序后，保存起来。
方法同实验一。
5、对自己编写的VHDL程序进行编译并仿真，对程序的错误进行修改。
6、编译仿真无误后，依照拨动开关、LED、数码管与FPGA的管脚连接表或参照附录进行管脚分配。
表11-1是示例程序的管脚分配表。
分配完成后，再进行全编译一次，以使管脚分配生效。
表11-1 端口管脚分配表7、用下载电缆通过JTAG口将对应的sof文件加载到FPGA中。