集成运放参数测试仪的设计

湖北工业大学
毕业设计（论文）
题目集成运放参数测试仪的设计
姓名与学号柯航 0 9 2 5 1 1 2 2 1 2
指导老师张志强
指导老师职称高级讲师
年级专业班级机电一体化专业（2）班
所在学院商贸学院
摘 要
该集成运放参数测试系统参照GB3442-82标准，采用辅助放大器测试集成运算放大
器主要参数的方法,以单片机（AT89S55）为控制核心，结合可编程逻辑器件FPGA ,使用
多量程自动切换的方式，实现了对通用集成运放V IO （输入失调电压）、 I IO （输入失调
电流）、A VD （交流差模开环电压增益）、K CMR （交流共模抑制比）和BW G （单位增益带宽）
的高精度自动测量，使用128*128液晶显示、打印测量结果。

在自制测试A VD 、 K CMR 信号源
部分，采用DDS(直接数字式频率合成)技术，合成高稳定度5Hz 参数测量正弦信号；并在
测试参数BW G 时,使用 DDS 专用芯片AD9851,合成40kHz 至4MHz 扫频信号源。

整个系统集成
度高，具有友好人机交互界面。

关键字: 集成运算放大器 参数测试 DDS
Abstract
The paper is entitled “based on the stepping motors P89C51RA Movement ControlSystem Applications and Research“，which suggest the use of stepper motors governor SCC(Single chip computer) control through click on stepper motors to achieve，then carrying outto stop to the start of the stepper motor，positive and negative turn、accelerate、deceleratiaon，
such as the slowdown in movement control.
System using Philips series SCC，Protel DXP uVision2 development tools and development environment，with the basic language machines，compiled language for system conteol. In real-time detection and automatic control SCC applications，SCC as a core component to use only SCC knowledge is not enough and should be based on specific hardware structure，the specific characteristics of the target application and integration software to further improve.
Text first introduces the working principle of stepper motor，embedded microcontroller development tools and development environment；Focus described system hardware to design，including the ISP circuit，keyboards show circuit，driving circuit hardware to achieve until the final hardware debugging，and attached to circuit theory，and the current design of the equipment used to the work and principles of the realization of functions.
Keywords:Single chip computer stepper motors P89C51RA
目录
摘要 (I)
Abstract (II)
目录 (III)
引言 (1)
1、方案论证与选择 (2)
1.1．题目任务要求 (2)
1.1.1、任务 (2)
1.1.2.1基本要求 (2)
1.2 题目任务分析 (3)
1.3 方案的比较选择与论证 (3)
1.3.1 测试信号产生方案: (3)
1.3.2 运放参数测量电路方案 (5)
2、系统总体设计与实现 (7)
2.1 系统总体设计 (7)
2.2总体实现框图 (7)
3、理论分析与计算 (8)
3.1 运放参数测量电路设计 (8)
3.1.1 标准测量电路的设计: (9)
3.1.2 系统自动测量电路的设计: (9)
V的测量: (9)
3.1.2.1输入失调电压
IO
I的测量 (10)
3.1.2.2输入失调电流
IO
A的测量: (11)
3.1.2.3差模开环交流电压增益
VD
K的测量 (12)
3.1.2.4共模抑制比
CMR
3.1.2.5. 3dB带宽的测量 (13)
3.2 DDS的实现 (13)
3.2.1 DDS实现理论分析 (13)
4.1 信号源产生电路设计: (15)
4.1.1 D/A转换电路 (15)
4.1.2、低通滤波电路 (16)
4.1.3 AD9851产生扫频信号电路图 (17)
4.1.3.1 .1AD9851原理及扫频输出实现 (17)
4.1.3.2 AD9851电路设计 (18)
4.1.3.3滤波电路设计 (18)
4.2 AGC电路与设计: (19)
4.2.1 AGC电路设计 (19)
4.2.2 后级放大电路设计 (20)
4.3信号采集处理电路 (20)
4.3.1AD637峰值检波电路 (20)
4.3.3 放大电路 (22)
4.3.4 A/D转换电路 (23)
5. 系统软件设计 (24)
5.1 FPGA设计 (24)
5.1.1 AD9851扫频模块 (24)
5.1.2.MAX197采样模块 (24)
5.1.3.LCD显示模块以及键盘扫瞄模块 (25)
5.1.4 DDS信号产生模块 (25)
5.1.5继电器与程控放大控制模块 (26)
5.2单片机设计部分 (26)
6系统调试及测试数据与分析 (28)
6.1测试条件 (28)
6.2 测试方法及测试结果 (28)
6.3测试数据分析 (29)
6.4抗干扰措施 (29)
结束语 (30)
参考文献 (32)
致谢 (33)
绪论
集成运放以其价格低廉.性能优越等特点在个人数据助理.通讯.汽车电子.音响产品.仪器仪表.传感器等领域得到广泛应用。

随着数字电子技术的不断进步和集成电路市场的发展，兼有模拟和数字集成电路的SOC或混合集成电路将越来越受重视。

与此同时，集成运放参数的测定也将对研发人员和技术仪器提出更高的要求，传统的运放测试仪校准方案已不能满足市场特别是国防军工的要求，运放测试仪的校准面临严峻挑战。

因此，提高运放测试仪的测试精度，保证运放器件的准确性是目前应解决的关键问题。

当今电子系统数字化已成为有目共睹的趋势。

从传统的应用中小规模芯片构成电路系统到广泛地应用单片机,直至今天FPGA/CPLD在系统设计中的应用,电子设计技术已迈入了一个全新的阶段。

FPGA/CPLD不仅具有容量大、逻辑功能强的特点,而且兼有高速、高可靠性。

同时使得硬件的设计可以如软件设计一样方便快捷,使电子设计的技术操作和系统构成在整体上发生了质的飞跃。

采用FPGA/CPLD可编程器件,可利用计算机软件的方式对目标器件进行设计,而以硬件的形式实现既定的系统功能。

在设计过程中,可根据需要随时改变器件的内部逻辑功能和管脚的信号方式,借助于大规模集成的FPGA/CPLD和高效的设计软件,用户不仅可通过直接对芯片结构的设计实行多种数字逻辑系统功能,而且由于管脚定义的灵活性,大大减轻了电路图设计和电路板设计的工作量及难度,同时,这种基于可编程芯片的设计大大减少了系统芯片的数量,缩小了系统的体积,提高了系统的可靠性。

本课题就是采用FPGA可编程器件，借助于大规模集成的FPGA和高效的设计软件，通过直接对芯片结构的设计实现数字式集成运放参数测试仪的设计。

这个测试仪完全采用数字化的测量，采用VHDL硬件描述语言，以FPGA器件作为控制的核心，使整个系统显得精简，能达到所要求的技术指标，相比较其他传统的测试系统具有灵活的现场更改性，还有处理速度快，实时性好、精确可靠、抗干扰性强等优点。

可以让使用集成运放的人员快速而准确的得到集成运放的参数，让电子长品的研究设计周期缩短，电子设备的维护速度提高。

通过毕业设计课题还可进一步懂得集成运放、可编程器件的结构、功能特点，对集成运放的参数测试方法有进一步的认识，对使用可用编程器件设计的思路和其使用方法有更深刻的理解。

1、方案论证与选择
1.1．题目任务要求
1.1.1、任务
设计并制作一台能测试通用型集成运算放大器参数的测试仪，示意图如图1-1所示。

图1-1 示意图
1.1.2、要求
1.1.
2.1基本要求
1.1.
2.1. 能测试V IO (输入失调电压)、I IO (输入失调电流)、A VD (交流差模开环电压增益)
和K CMR (交流共模抑制比)四项基本参数，显示器最大显示数为 3999；
1.1.
2.1.各项被测参数的测量范围及精度如下(被测运放的工作电压为±15V)：
V IO ：测量范围为0～40mV （量程为4mV 和40mV ），误差绝对值小于3%读
数+1个字；
I IO ：测量范围为0～4μA （量程为0.4μA 和4μA ），误差绝对值小于3%读数
+1个字；
A VD ：测量范围为 60d
B ～120dB ，测试误差绝对值小于3dB ；
K CMR ：测量范围为 60dB ～120dB ，测试误差绝对值小于3dB ；
1.1.
2.1. 测试仪中的信号源(自制)用于A VD 、K CMR 参数的测量，要求信号源能输出频率
为5Hz 、输出电压有效值为4 V 的正弦波信号，频率与电压值误差绝对值均小于
1%；
1.1.
2.1. 按照本题附录提供的符合GB3442-82的测试原理图(见图2~图4)，再制作一组
符合该标准的测试V IO 、I IO 、A VD 和K CMR 参数的测试电路，以此测试电路的测试结
果作为测试标准，对制作的运放参数测试仪进行标定。

1.1.3、发挥部分
增加电压模运放BW G (单位增益带宽)参数测量功能，要求测量频率范围为
100kHz ～3.5MHz ，测量时间≤10秒，频率分辨力为1kHz ；
为此设计并制作一个扫频信号源，要求输出频率范围为 40kHz ～4MHz ，频
率误差绝对值小于1%；输出电压的有效值为2V ±0.2 V ；
增加自动测量(含自动量程转换)功能。

该功能启动后，能自动按V IO 、I IO 、
A VD 、K CMR 和BW G 的顺序测量、显示并打印以上5个参数测量结果；
其他。

1.2 题目任务分析
本系统要求设计制作一台能测试通用型集成运算放大器参数的测试仪。

通常运放
的参数性能测试，要利用不同的电路来实现，测试过程复杂。

而本系统的要求实现选
择参数和自动按序精确测量，大大简化了测试过程。

设计要求主要为两个方面:自动
化和精确性。

而要达到上述这几方面的要求,运放参数测试电路的正确选择与测试信号的产生是我
们必须解决好的两个难点.
基于以上考虑,我们把系统划分为三个部分:一为运放参数测试电路模块,二为测试信
号产生模块,测试控制与人机交互模块.如图1-1所示.
下面将依次对上述设计难点给出方案比较和论证。

1.3 方案的比较选择与论证
1.3.1 测试信号产生方案:
方案一：单片函数发生器。

利用单片函数发生器配合外部分立元件输出频率，
通过调整外部元件可改变输出频率。

采用模拟器件元件分散性大，即使使用单片函
数发生器，参数也与外部元件有关，外接的电阻电容对参数影响很大，因而产生的
频率稳定度较差、精度低、抗干扰能力低，故不采用。

方案二：锁相环（PLL ）频率合成技术。

数字锁相频率合成器的基本原理框图如
图1-2所示。

通过改变程序分频器的分频比，则可改变压控振荡器的输出频率，从而获得大量可供利用的频率稳定度等同于参考频率的频率点。

基于锁相环的窄带跟踪特性，可以很好的选择所需频率信号，抑制杂散分量，锁相式频率合成得到所需频率的方波以后，经过截止频率动态可控的低通滤波器就可以得到正弦波。

但由于锁相环本身是一个惰性环节，锁定时间长，故频率转换时间长，同时频率受VCO可变频率范围的影响，频带不能做的很宽。

方案三：采用直接数字频率合成器（Direct Digital Frequency Synthesis 简称DDFS或DDS）。

DDS技术以Nyquist时域采样定理为基础，在时域中进行频率合成。

DDS 的基本原理框图如图3所示。

DDS的基本工作原理是：每个参考频率上升沿的到来，相位累加器值便按照频率控制字K的长度被增加一次，所得的相位值被输出至正弦查找表，查找表将相位信息转化为相应的正弦幅度值。

再经过数模转换器得到相应的阶梯波，最后经过低通滤波器对阶梯波进行平滑，即得到连续变化的模拟输出波形。

在系统时钟频率（）和相位累加器位数一定的情况下，输出波形频率由频率控制字 K 决定。

DDS基于相位累加合成技术，在数字域中实现频率合成，可以输出高精度与高纯度的频率信号，信号相位、频率和幅度都可以实现程控，通过更换波形数据可以很方便的实现波形切换。

它的优点是：理论上只要累加器的位数足够多，可以实现任意小的频率步
进。

频率分辨率很高，离散输出已十分接近连续变化。

对相位累加器预置累加初值可以很方便地实现精密相位调节。

DDS技术最明显的不足是ROM容量限制带来相位截断噪声。

DDS与锁相环方案的覆盖频率范围大，精度高，控制性好且容易实现，但相比而言，锁相环需经过高频滤波才能得到所需的正弦信号，滤波模块没做好会影响信号发生器的性能；DDS无需相位反馈控制，频率建立及频率切换快，并且与频率分辨率、频谱纯度相互独立，并且考虑到要输出扫频信号，DDS更易控制，故采用DDS方案。

1.3.2 运放参数测量电路方案
运放参数测试电路是本系统的设计重点，由于运算放大器的电参数种类很多，有静态参数，也有动态参数，对不同的参数测试具体方法不一样，主要分为：
方案一：将测试放大器参数的实现分成4个电路检测。

该方案实现各个参数的测量比较好，且有利于各个参数调试。

但是对于要实现智能测试该方案较复杂，在电路中所用的继电器太多，很容易引起电磁干扰，不利于系统的整体性能提高，且不能实现电路的智能测试。

方案二：采用一级运放。

即根据运放各种参数的定义将待测运放接成共模或差模输入方式来测量,并将四种测量电路利用继电器集成到一起.该电路经过仔细的分析会发现它设计的非常的巧妙调试也很方便，不会产生自激、饱和等情况。

缺点就是对与精度较高的运算放大器该方案实现不了。

方案三：采用试题中所给的电路。

此电路(图1-4)采用“被测器件－辅助运放”的模式，籍以构成稳定的负反馈网络，从而使输出电压嵌位于预置电压，将小电压、小电流转换为伏特级的电压进行测试，这是一个二级的电路，测试精度非常的高。

但在调试中我们发现它很容易出现自激，为了使整个电路保持稳定，我们采取了一系列的稳定措施，如实现大面积的接地，电感电容去耦滤波,辅助运放加入补偿矫正网络等。

图1-4 辅助运放测Vio原理图
综合上述，为了实现自动测量，保证测试有更高的精度，采用方案三。

1.3.3 用户接口模块
1.3.3.1 显示方案:
方案一：采用LED或字符型LCD显示。

LED可以用移位寄存器74164或者专用芯片MAX7219驱动，字符型LCD也可以才用74LS164通过同步串口驱动。

优点是控制比较简单，而且串行显示只占用很少的I/O口。

但也有一个很大的缺点，只能显示一些简单的ASCII码字符，显示的信息量十分的有限，对于本系统较复杂的功能不太适合。

方案二：采用点阵型LCD显示。

点阵型LCD虽然占用的I/O口资源较多，控制也较复杂，但其功能却是强大的，显示信息量大，可以保证良好的用户模式。

且我们在系统中用FPGA设计的总线方式，扩展了I/O资源，就无须考虑I/O资源的限制了。

经过综合考虑我们选择方案二，不需要很复杂的电路就可以实现并扩展非常强大的显示功能。

1.3.3.2 键盘输入方案:
方案一：采用7289芯片与键盘相结合，键盘的整个控制只需4条控制线。

程序的编写也比较简单且容易同LED显示接口。

方案二：不使用任何专用芯片，用一块74LS138译码输出8路扫描信号，3路扫描返回信号线接I/O口输入（我们设计的是3*8的键盘）。

这种设计方案电路设计非常的简单，但是软件的编写要考虑软件去抖等，会比较复杂而且占用大量的CPU资源。

方案三：在FPGA内部构造一键盘扫描控制器，专门用以处理按键信息，并进行初步的处理（如键盘去抖），通过中断把键值发送给单片机。

由于我们在FPGA内部已经建立了系统总线，扩展键盘非常简单。

而且采用此方法外部硬件电路的设计也非常简单。

比较三者的优缺点我们选择了方案三，这样充分利用FPGA的功能硬件与软件设计都比较简单。

2、系统总体设计与实现
2.1 系统总体设计
根据设计要求和方案选择，本系统主要由3个模块电路组成：信号发生模块、运放参
数测试模块、测试控制与人机交互模块。

在FPGA 内部形成DDS 提供参数测量时所需的低频信号源、单片机控制DDS 芯片提供高频段的信号源。

用户可通过3×6键盘选择测量参数IO V 、IO I 、VD A 、CMR K 、G BW 和测量方式（手动测试、自动测试）的设定。

采用辅助放大器法设计集成运放参数的测试基本电路，根据设定的测量方式和测量参数，以单片机AT89S52和FPGA 作为控制核心，通过继电器阵列来实现对测量电路选择和测量量程的控制。

测量结果经滤波、同相放大、程控放大和A/D 转换电路送入控制核心运算处理。

最后的测量数据存储在RAM 中，同时在LCD 上实时显示. 2.2总体实现框图
系统总体实现框图如图2-1所示：
图2-1 集成运放参数测试仪系统总体框图
3、理论分析与计算
3.1 运放参数测量电路设计
系统采用辅助放大器与被测器件构成闭合环路测试方法，基本的测试原理按GB3442-82中规定的运算放大器测试原理，这样可以提高器件参数测试的精确度及可靠性。

由于辅助放大器需满足下列要求:
a)开环增益应大于60dB；
b)输入失调电流及输入偏置电流应足够小；
c)输入共模电压范围应足够大，应具有足够的稳定性。

辅助运放的性能对被测运放的参数测量影响非常大，其性能不好可能会引起闭环回路的寄生振荡。

根据各种运放的性能比较，本系统选择AD620作为辅助运放，现将其特性参数列入表1所示。

表 1 AD620主要技术性能指标
3.1.1 标准测量电路的设计:
分析设计要求给出的测试原理图，各参数的测量电路虽不同，但仍有大部分相同的部分。

为使得测试方便，将四个参数的测试电路综合到一个电路中，通过手动按键来实现不同参数测试电路的选择。

3.1.2 系统自动测量电路的设计:
在标准测试电路的基础上，使用继电器代替按键控制电路的通断选择，这样可以实现系统程控。

另外加入单位增益带宽G BW 测量电路，使其具有测量IO V 、IO I 、VD A 、
CMR K 和G BW 五个参数的选择测量，可以保证在任一时刻选通任一种测量电路，测量其
中某一参数。

这样可以将不同的测试电路简化为一个标准测试模板，避免了因不同电参数测试电路不同而使得测不同参数时需插拔待测芯片，符合实际测试仪的标准。

具体实现电路如图3-1:
图3-1 系统测量电路图
3.1.2.1输入失调电压IO V 的测量:
由于运放电路参数的不对称，使得两个输入端都接地时，输出电压不为零，称为放大器的失调。

为了使输出电压回到零，就必须在输入端加上一个纠偏电压来补偿这种失调，这个所加的纠偏电压就叫运算放大器的输入失调电压IO V 。

即IO V 的定义为放大器的输入信号为零时，放大器的输出电压折合到输入端的数值。

继电器状态：K1接K2，K2接地,K3、K4接通，K6断开, K7、K8接地。

如图 3-2.(图中R8即为Rf, R2即为Ri, R5即为R).
测量IO V 时图中直流电路通过i R 和f R 接成闭合环路。

通常i R 的取值不超过100Ω，
f R >>i R ，测得辅助运放的输出电压为0L V ，则
IO f
i f i L f i i
IO
I R R R R V R R R V ⋅+⋅-⋅+=0 ∵f R >>i R ∴第二项
IO f
i f i I R R R R ⋅+⋅（误差项）可忽略，则有0L f
i i
IO V R R R V ⋅+=
输入失调电压一般有正、负之分，因不同的被测芯片而定。

在设计测试环路时，i R 要小，f R 应远小于被测运放的输入电阻，且远大于运放的输出电阻。

环路放大倍数与被测输入失调电压范围直接应小于辅助放大器的输出动态范围。

图 3-2 输入失调电压IO V 的测量电路图 3.1.2.2输入失调电流IO I 的测量
由于运算放大器输入级差动放大器的对管不可能完全一致，两管偏置电流1B I 和2
B I 产生了偏差。

输入失调电流是指当运算放大器输出电压为零时，运放输人级两管基极电
流之差。

继电器状态：K1接K2，K2接地,K3、K4断开，K6断开, K7、K8接地。

如图 3-3. 在K3、K4闭合时，测得辅助运放的输出电压记为V L0 ；在K3、K4断开时，测得辅助运
放的输出电压记为V L1，则有：
测试IO I 的电路除上述设计要求外，还应满足IO f
i f i IO V R R R R I <<+⋅⋅
，而R 应足够大，以满
足IO IO V R I >>⋅的条件，但R 应远小于被测放大器的输入电阻。

图3-3 输入失调电流IO I 的测量电路图 3.1.2.3差模开环交流电压增益VD A 的测量:
运放工作于线性区时，其输出电压变化量与差模输入电压变化量的比值，称为差模
开环电压增益，I
O
VD V V A ∆∆= 。

由于VD A 很大，输入信号I V 很小，加之输入电压与输出电
压之间有相位差，从而引入了较大的测试误差。

实际测试中难以实现。

测试开环电压增益时，都采用交流开环，直流闭环的方法，本系统采用交流开环的方法。

继电器状态：K1断开，K2接地,K3、K4接通，K6断开, K7接地, K8接5hZ 信号源。

如图 3-4.
整个电路构成一个大的环路负反馈，信号从R9端输入，根据虚短虚断的概念，因为R9
上端与放大器的同相端相联，为地电位.
设信号源输出的电压为S V ，测得辅助运放输出电压为0L V ，则被测运放的开环电压增益为： ()dB R
R R V V A i f
i L S VD
⎪⎪⎭
⎫
⎝⎛+⋅=0
lg 20
图3-4 差模开环交流电压增益VD A 的测量电路图 3.1.2.4共模抑制比CMR K 的测量
理想的运算放大器输入共模信号时，输出为零，但在实际的放大器中，总有共模信号输出。

输出共模信号越小，说明电路对称性越好，运放对共模干扰信号拟制能力越强。

共模拟制比的定义为差模电压增益与共模电压增益之比，VC
VD CMR A A
K =
继电器状态：K1接K2，K2接5hZ 信号源, K5接5hZ 信号源, K3、K4接通，K6断开, K7、K8接地。

如图 3-5.
共模拟制比的测量采用共模输入法交流测试，原理图如图3-5所示。

根据电路近似得到
⎪⎪⎭
⎫
⎝⎛+⋅=i f i L S CMR R
R R V V K 0lg 20
K的测量
图3-5. 共模抑制比
CMR
3.1.2.5. 3dB带宽的测量
-3dB带宽的测量，通过AD9851，产生高精确度的扫频信号，然后通过隔直电容加到被测放大器的同相输入端（放大器通过继电器切换接成单位增益组态），放大器的输出信号通过隔直电容加到有效值转换芯片的输入端。

扫频信号从40kHz开始逐渐增大，同时通过AD检测有效值转换芯片的输出电压，当输出电压下降到原来的0.707倍时记下此时的频率值既是-3dB带宽截止频率。

继电器状态：K1接K2，K2、K5接扫频信号源, K3、K4接通，K6接通, K7断开, K8接地。

如图 3-6.
图3-6. 3dB带宽的测量
3.2 DDS的实现
3.2.1 DDS实现理论分析
在测量过程中需要两种正弦信号：用于A VD 、K CMR 参数测量时要求信号源能输出频率为5Hz 、输出电压有效值为4 V 的正弦波信号，频率与电压值误差绝对值均小于1%；用于BW G 参数测量时要求制作扫频信号源，要求输出频率范围为 40kHz ～4MHz ，频率误差绝对值小于1%；输出电压的有效值为2V±0.2 V 。

DDS 通常通过在CPLD 或FPGA 内设置逻辑电路来实现(方案论证中已阐述实现原理)，主要由参考频率源、相位累加器、正弦波采样点存储RAM 、数模转换器及低通滤波器构成。

设参考频率源频率为clk f ，计数容量为N 2的相位累加器（N 为相位累加器的位数），若频率控制字为M ，则DDS 系统输出信号的频率为M f f N clk
out ⨯=2
，而频率分辨率为N clk
f f 2
=
∆。

由于要求输出频率误差绝对值小于1%，即%1<∆f ，若取32位的相位累加器，则
%1232
<=
∆clk
f f ∴MHz f clk 95.42< 又∵输出信号频率clk clk N clk out f f M f f =⨯<⨯=32
3222
2 ∴MHz f out 95.42<
理论上可以达到MHz 级的信号输出，但用这种方法输出高频信号时存在问题： DDS 的输出需经D/A 转换才能得到阶梯波。

对于高频信号，如输出4MHz 的信号，采用40MHz 的参考频率源，每个周期也只能输出10阶梯，即使经滤波，最后输出波形也存在比较严重的失真。

另外，要求D/A 转换后级的I-V 转换电路中的运放具有很高的带宽增益积和响应速度。

而且经实际测试，自制DDS 信源在输出1MHz 信号时幅值已经很不稳定。

DDS 专用集成芯片是基于DDS 原理的集成芯片，具有转换速度快、分辨率高、换频速度快、频带宽等特点，性能远远由于在FPGA 内设计的频率合成单元，应用范围广。

但经测试发现利用DDS 集成芯片产生的低频信号不稳定。

综合以上考虑，所以选择分段实现DDS 。

5Hz 的低频信号由FPGA 内部的DDS 来提供，40kHz ～4MHz 的高频段扫频信号由DDS 集成芯片提供。

本系统采用的集成芯片是AD9851。

3.2.2 25Hz 正弦信号产生模块电路设计
DDS实现的参数设计
为达到输出频率为5Hz，考虑到实际低通滤波器性能的限制，由于晶振频率为40MHz，输入FPGA后分频，作为2MHz的参考频率源频率
f，频率控制字为10737，
clk
相位累加器的位数为32位，则
理论输出频率为 2*10^6/2^32*10737=4.999805Hz
4、功能电路设计
4.1 信号源产生电路设计:
4.1.1 D/A转换电路
由于输出信号为5Hz的稳定低频信号，对D/A转换芯片的转换速率要求很低，设计要求电压值误差绝对值小于1%，转换位数为8位的DAC0800芯片已经足够了。

电路如图4-1所示
图4-1 DAC0800电路图 4.1.2、 低通滤波电路
信号发生器的低通滤波部分用于滤除波形中由D/A 产生的高频分量，使输出波形平滑。

考虑到系统工作时容易引入50Hz 的工频干扰，设计低通滤波器的截止频率为25Hz ，在保证5Hz 输出信号绝对不失真、平滑输出波形的同时减小工频干扰。

电路采用两级低通级联来提高Q 值。

根据二阶巴特沃兹有源滤波器设计表设计电路参数，综合考虑取R 1＝R 2＝100k Ω，C1、 C2分别取473和104的电容。

电路图如图4-2所示。

图4-3是其在MULTISIM2001中的仿真结果.
R1
100kohm
R2
100kohm
12V
VCC
-12V
VDD
C1
0.1uF
C2
47nF
V1
1V 1000Hz 0Deg
U1
LM741H
3
2
4
7
6
5
1
BAL1
BAL2
VS+
VS-
1
2
4
VCC VDD
图4-2 25hZ 低通滤波器电路图。