《计算机组成与结构》练习题-网工

《计算机组成与结构》练习题

一、填空题

计算机中的数字电路通常由组合逻辑电路和电路组成。

计算机中所有的信息都是以编码存储、加工和传送。

运算器通常包括和浮点运算器两种类型。

运算器的主要功能是进行。

运算器组成部件的核心是。

在定点二进制运算器中，加减法是采用进行运算的。

定点运算器的ALU通常可以完成对和数据的运算。

加法器采用并行进位的目的是。

计算机硬件能直接识别和运行的只能是程序。

指令由和操作数两部分组成。

操作码的位数决定。

教学计算机指令的操作码采用定长8位编码，则最多可以表示类指令。 在实验机中，如果采用直接寻址，目标地址出现在指令中，指令的长度至少要个字。

OUT 80H是将的内容送到。

控制器的主要功能是向计算机其它部件提供信号。

下一条指令的地址存放在寄存器中。

IR寄存器存储的是，AR寄存器存储的是，PC存储的是。 从存储器中读出的指令机器码存放在中。

执行跳转指令所完成的功能就是修改寄存器的内容。

任何指令周期的第一步必定是。

计算机中的存储器部件主要用来存放和。

在主存储器中读取数据时，要先将存储器的地址送入寄存器中。

采用三级结构的存储器系统是因为计算机对存储器有，，三个方面的要求，一种存储器器件不能同时具备这三种特点。

三级存储器是由，，构成的。

SRAM 芯片的存储容量为4K*8 bit，其地址线和数据线数目分别为。

动态存储器要刷新的原因是；和静态存储器相比，其优点是。 计算机中增加高速缓存的主要目的是；通常用存储器芯片实现。

某计算机的存储器系统由Cache和主存储器。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）100次，则Cache的命中率是。 采用虚拟存储器的目的是。

计算机中的高速缓存和主存相比，其主要特点是。 读接口用到两个步骤，其中第一个是。

计算机的总线由控制总线、和组成。

总线的基本特性是和。

DMA传输方式中，直接在和之间进行数据传输

二、简答题

计算机硬件系统由哪几个功能部件组成？它们之间是如何连接在一起的？ CPU中有哪些主要寄存器？请简述这些寄存器的功能。

运算器、控制器的主要功能是什么？

简述定点运算器的主要组成。

某4个连续的主存单元中存储的数据依次为0xC4、0x45、0x00、0x00，请问这4个字节对应的IEEE754单精度浮点数是什么？为什么？

简述RISC和CISC计算机的特点。

指令由哪几部分组成？指令操作码的组织方式有哪几种？各有什么特点？ 操作数的来源、去向主要有哪几种类型？

在教学计算机中，DEC、SUB指令有何不同，SCI分别应取什么值？

简述控制转移指令JR、JMPA、CALA的功能。它们有什么区别？

请给出教学机中下列指令的实现方法：SUB DR,SR；ADD DR,SR

控制器的主要功能是什么？

指令的执行步骤主要有哪些？

两种结构的控制器各自生成控制信号的方法有何不同？

节拍发生器的作用是什么？节拍分配应遵循的原则是什么？

存储器的主要性能指标是什么？

简述SRAM、DRAM的特点，当前计算机系统中多选用DRAM芯片组成主存储器，为什么教学计算机使用SRAM组成主存储器？

程序运行局部性原理

简述存储器系统追求的目标与实现方法。

三级结构存储器的组成？各级主要解决什么问题？是根据程序运行的什么原理？

简述高速缓冲存储器的作用与实现。

计算机系统如何解决各种外围设备与CPU的连接？

为什么CPU与外设不能直接相连？输入输出接口的主要功能是什么？

什么是总线周期？

常用的输入输出方式有哪几种？各自的特点是什么？

简述程序直接控制方式的工作原理及特点。

采用中断传输的优点是什么？

中断处理过程有哪几个主要阶段？

三、计算题

X=0.100011，Y=-0.111000，请写出X和Y的8位原、反、补码、负数补码表示，并使用双符号位补码加法计算两数的和、差，要求给出计算过程、结果用真值表示，并说明结果是否正确。

四、综合题（分析、设计）

已知教学计算机的运算器Am2901执行操作的主要控制信号如表1所示，填写表2中不同操作的控制信号和A、B口地址取值。

表1

表2

按组合逻辑电路设计过程设计一个一位半/全加器，即对两个数据(以及低进位)进行相加，得到数据和以及高进位输出。

用教学计算机指令编程：把两个内存单元2020H和2021H的内容相加，结果存回2020H。

用教学计算机指令编程：采用查询方式从端口80H输入输出数据，81H为状态端口。

已知实验机中读取键盘要先读状态，当8位的状态字的D1位为1后再读键盘数据。编程实现从键盘读10个个位数，转换成数值后依次存入内存1000H 起始的地址中。

根据教学计算机中指令OUT I/O PORT；IN I/O PORT；PUSH SR；POP

DR，请回答下列问题：(1) 解释它们的操作数有何特点？(2) 从取指到执行，该指令需要几个ALU周期？每个ALU周期完成什么操作？(3) 在该指令执行的最后一个ALU周期中，33个控制信号应分别取什么值？

在某一配置了CACHE的二级存储系统中，主存地址空间大小为1MB，CACHE采用多路组相连映射方式，共16行，分为两个组；主存和CACHE 之间数据交换的块大小为32B。系统运行到某一时刻时，CACHE内容如下表所示。则主存与

已知在一个使用CACHE的机器中，CPU执行某一段程序共完成3000次访问存储器的操作，其中命中CACHE 的次数为2400次。CACHE的读写周期为20ns，主存的读写周期为60ns，求平均访问时间。

一个采用直接映像的Cache有2KB容量，每块有64个字节。主存含有1MB 容量，访问内存为字节地址。

（1）Cache可分为多少块？

（2）标记有几位？

（3）主存地址56D40H映射到Cache的哪一块？

已知某一CPU有16条地址引脚A15~A0、16条数据引脚D15~D0，另有三条控制引脚MIO、REQ和WR。其中MIO为0表示有内存或外设访问，为1则表示无访问；REQ为0表示访问内存，为1表示访问外设；WR为0表示写操作，为1则表示写操作。现为该CPU设计主存，请回答下列问题：（1）该CPU最多能直接访问主存容量是多少？每个字最多可存放多少个二进制位？

（2）现采用规格为8K*4bit的RAM存储芯片构建8K*16bit的随机存储器，需要几片RAM芯片？

（3）给出所用RAM芯片与CPU的连接示意图，需标注各RAM芯片的地