X波段线性调频信号源的设计
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
图 5 所示为采用 AD9854 实现 PLL 激励信号源的电路框图， 主要包括电源调整电路、差分时钟电路、控制电路和 低 通 滤 波 电路。
图 2 10 GHz ～ 10． 5 GHz 锁相频率源的仿真原理图 将恶化 20 lgNdB。在环路带宽外的相位噪声主要由 VCO 决定， 而 HMC588LC4B 的相位噪声指标能满足本设计需要。
电子电路设计
Electronic Circuit Design
《电气自动化》2011 年第 33 卷 第 4 期
X 波段线性调频信号源的设计
邓潘 陈卫 （ 解放军电子工程学院，安徽 合肥 230037） 摘 要： X 波段线性调频信号源已在多个领域得到广泛应用。采用直接数字频率合成（ DDS） 激励锁相频率合成（ PLL） 的技术，可以弥 补各自的缺点，设计了 X 波段（ 10GHz ～10． 5GHz） 线性调频信号源的实现方案，并对信号源的频率建立时间和相位噪声进行了 仿真，重点研究了基于 AD9854 的锁相环激励信号源的设计。 关键词： DDS PLL X 波段 线性调频 信号源 ［中图分类号］ TN74 ［文献标志码］ A ［文章编号］ 1000 － 3886（ 2011） 04 － 0075 － 02
1 DDS 激励 PLL 式的频率合成方案
DDS 激励 PLL 式的频率合成方案如图 1 所示。DDS 的输出
信号作为 PLL 的激励源，PLL 作为跟踪倍频锁相环，当锁相环稳
定时，频率合成器的输出频率为
f0
=
N·fDDS
=
M
K 2N
fc
（ 1）
其中，fc 为 DDS 的时钟频率，N 为 DDS 相位累加器的字长，K 为 DDS 的频率控制字，M 为锁相环路的可编程分频比。
4 结束语
车牌识别系统的关键技术是车牌区域定位和字符识别，本文 对这两大模块进行了设计总结。通过实践应用，阐述了这两大技 术的要点和改进措施，以及在实践应用中的可行性。为在不同环 境下达到 更 准 确、更 快 速 的 车 牌 识 别 目 标 提 供 了 一 定 的 参 考 基础。
下） ，如图 10 所示。
Keywords：DDS PLL X-band LFM Signal Source
0引言
X 波段线性调频信号源广泛应用于雷达、通信等领域，通常 用频率合成的方法来实现。频率合成技术主要分为三类： 直接模 拟式频率合成技术（ DAS） 、间接锁相式频率合成技术（ PLL） 和直 接数字式频率合成技术（ DDS） ［1］。直接模拟式频率合成需要大 量的晶体、滤波器、混频器等硬件，所以难于集成而逐渐被淘汰； PLL 具有极宽的频率范围、良好的寄生抑制性能、输出频谱纯度 很高，但频率转换速度慢，频率分辨率不高； DDS 技术有频率转换 速度快、频率分辨率高、输出相位连续、相位噪声低等突出优点， 得到了广泛应用，但是由于其全数字的结构，存在输出带宽窄和 杂散抑制差的缺点。由此可见，PLL 技术和 DDS 技术相结合，可 获得高性能的信号源［2］。
3． 4 匹配识别字符
识别分割后字符的方法主要有以下几种方法［6，7］： （ 1） 利用字符的结构特征和变换（ 如 Fourier 变换、KarhunenLoeve 变换等） 进行特征提取。该方法对字符的倾斜、变形都有
本设计中的 VCO 采用 Hittite 公司的 HMC588LC4B，其输出 频率范围为 8 GHz ～ 12． 5 GHz，输出功率为 5 dBm。图 2 为用 ADISimPLL3． 0 软件仿真得出的 ADF4108 驱动 HMC588LC4B 的 仿真原理图。其中，鉴相器鉴相频率为 500 kHz，外部参考时钟为 10 MHz，计数器 R = 20，环路滤波电路采用了二阶有源滤波电路。
Freq 100 1． 00k 10． 0k 100k 1． 00M
表 1 PLL 各部分的相位噪声分析报表
Total 77． 40 79． 50 79． 01 85． 00 124． 0
VCO 187． 1 167． 1 147． 2 143． 8 165． 2
Ref 89． 74 106． 8 109． 0 115． 1 154． 1
图 1 DDS 激励 PLL 式的频率合成原理框图
锁相环芯片采用 ADF4108。ADF4108 工作带宽为 8 GHz，内 含一低噪数字鉴相器、精密电荷泵、可编程的 14 位参考 R 分频 器、6 位可编程 A 计数器、13 位可编程 B 计数器和可编程双模预 分频器（ P / P + 1） ，可实现 N 倍分频（ N = B·P + A） 。使用时外 加环路滤波器和 VCO 即可构成一个完整的 PLL［3］。
AD9854 可比较方便地合成线性调频信号，但是输出信号杂 散较大，且输出杂散种类复杂，有参考时钟引入的杂散、相位截短 杂散、相位幅度转换杂散、DAC 谐波杂散、DDS 内部数字信号产
（ 下转第 80 页）
《电气自动化》2011 年第 33 卷 第 4 期
模式识别
Pattern Identifications
DDS 技术与 PLL 技 术 的 组 合 方 式 通 常 有 两 种［2］： 一 种 是 DDS 激励 PLL 式的频率合成方案，另一种是用 DDS 与 PLL 混频 的频率合成方案，分为环外混频和 PLL 内插 DDS 两种。前者可 以达到低相噪、宽带宽、小步进的要求，所以在设计实现 X 波段 （ 10GHz ～ 10． 5GHz） 的线性调频信号源时，采用 DDS 激励 PLL 式 的频率合成方案。
为防止数字电路的电源噪声耦合到模拟电路电源上，确保电 路各部分供电稳定、互不干扰，因此对 AD9854 采用模数分离供 电方式。整个激励信号产生电路选用了 3 片集成电压转换芯片 AMS1117 － 3． 3，该芯片输出电压浮动不超过 2%［5］。
AD9854 的参考时钟即可采用单端输入又可采用差分输入， 为抑 制 共 模 噪 声，改 善 参 考 信 号 质 量，通 过 差 分 时 钟 芯 片 MC100LVEL16 将 30MHz 单端有源晶振信号转换成差分信号，作 为 AD9854 的参考时钟。同时，MC100LVEL16 还起到了共模电压 搬移，差分时钟幅度调整的作用。
法对于有一定变形、污损或笔画缺损的字符图像有较好的识别效 果，总体识别率较高，同时也能满足实时性的要求。
因扫描得到的图像字符大小存在较大的差异，统一尺寸有助
经过实验分析，采用模板匹配算法，将分割出来的字符图像
于字符识别的准确性，提高识别率，从而与模板进行匹配。归一 与模板图像相减，差值最小的便是与之匹配的模板，从而识别出
AD9854 具有 4 ～ 20 倍可编程时钟倍频器，系统时钟最高可 达 300 MHz，输出信号频率可达 120 MHz。AD9854 内部有双 48 位可编程频率寄存器、双 14 位可编程相位偏移寄存器和 12 位可 编程幅度控制寄存器等模块，可以很方便地实现 AM、FM、FSK、 BPSK、PSK 和线性调频信号，因此广泛应用于通信、雷达中的频 率合成［4］。
图 3 为 10． 49931 时 PLL 的频率建立时间仿真图，图中可以 看出，约经过 30． 62 μs，PLL 可将输出频率锁定在 10． 49931GHz。
信号源的相位噪声主要由以下因素组成： 鉴相器、环路滤波 器、分频器的相位噪声和参考时钟的相位噪声以及 VCO 的相位 噪声。其中环路分频比 N 对环路带宽内的相位噪声影响最大，
参考文献
［1］ 陆福宏． 车牌识别技术在智能交通系统的应用研究［J］． 中国科技博
览，2010（ 12） ： 302．
［2］ 彭健敏． 车牌识别中的车牌定位与字符识别技术研究及实现［D］．
图 10 图像归一化
长沙： 湖南大学，2006： 9 － 10． ［3］ 孔平，严广乐，戴秦，等． 基于分形维数的车牌识别二值化算法［J］． 计
AD9854 的 内部没有为正 弦 DAC 设 置 平 滑 滤 波 器，输 出 信号 为 阶 梯 波， 含有幅值包络 为辛格函数的 高 频 谐 波，必 须 外 接 LPF 来 抑 图 6 120 MHz 的 7 阶椭圆 LPF 的电路图 制无用的高频分量。LPF 采用 120MHz 的 7 阶椭圆滤波器，电路 图如图 6 所示。运用 ADS 软件对其进行仿真，结果如图 7 所示。
Design of X-band LFM Signal Source
Deng Pan Chen Wei （ Electronic Engineering Institute of PLA，Hefei Anhui 230037，China）
Abstract ： X-band LFM signal source is widely applied in many areas． On the basis of DDS-driven PLL，this paper makes up for their short comings，the scheme of the LFM signal source in X-band （10GHz ～10． 5GHz） was designed． The frequency locked time and phase noise of signal source were simulated． Based on AD9854，the source-driven PLL was further designed．
化主要包括位置归一化、大小归一化及笔划粗细归一化（ 常用细 字符。
化算法） 。在此对大小归一化。对不同大小的字符进行变换，使 之成为同一尺寸大小的字符，这个过程称为字符大小归一化。归 一化后，许多特征就可用于识别不同字号混排的字符［5］。
首先对图像二值化处理（ 此处的阈值根据大津法得到） ，然 后将字符的外边框按比例线性放大或缩小成为规定尺寸的字符。 为了之后模板 匹 配 的 处 理，对 二 值 化 的 图 像 进 行 反 二 值 化 处 理 （ 把原来数 值 为 0 的 点 变 为 255，255 的 变 为 0，即 黑 白 颠 倒 一
收稿日期： 2010 － 10 － 14
该方案实现了 DDS 技术和 PLL 技术的优势互补，兼顾了各 方面的性能，可做到很高的输出频率、较快的频率切换速度、高的 频率分辨率，同时也能很好的保证系统杂散和相位噪声性能。
2 X 波段线性调频信号源的设计方案
本文采用 DDS 激励 PLL 式的频率合成方案，来设计实现 X 波段（ 10 GHz ～ 10． 5 GHz） 的线性调频信号源。DDS 输出线性调 频信号，作为锁相环的参考信号。
平 均 宽 高 的 区 域 内，合 并
Байду номын сангаас
取，对字符图像质量要求较高。
需要满足两个区域之间的
（ 4） 模板匹配法。由于车辆牌照字符中只有 26 个大写英文
距离小于 10 个像素，合并
字母、10 个阿拉伯数字和约 50 个汉字，所以字符集合较小，该方
后，如下图 9 所示：
3． 3 归一化
图 9 字符分割示意图 2
Electrical Automation 75
《电气自动化》2011 年第 33 卷 第 4 期
电子电路设计
Electronic Circuit Design
3 基于 AD9854 的锁相环激励信号源的设计
按照上述设计方案，以 AD9854 输出的线性调 频 信 号 作 为 ADF4108 的激励信号。
图 4 为 10． 2 GHz 时锁相环输出信号的相位噪声分析图，表 1 为各主要部分的相噪分析报表，在偏离载频 10 KHz 时，相位噪声 为 － 79． 01 dBc / Hz，在偏离载频 100 KHz 时，相位噪声为 － 85． 00 dBc / Hz。分析表明此设计方案的相位噪声指标符合设计要求。
Pre 293． 0 293． 0 292． 4 296． 6 300． 0
Chip 77． 66 79． 50 79． 03 85． 09 124． 1
76 Electrical Automation
Filter 142． 8 122． 8 102． 9 101． 8 140． 6
图 5 基于 AD9854 的 PLL 激励信号源电路框图
图 2 10 GHz ～ 10． 5 GHz 锁相频率源的仿真原理图 将恶化 20 lgNdB。在环路带宽外的相位噪声主要由 VCO 决定， 而 HMC588LC4B 的相位噪声指标能满足本设计需要。
电子电路设计
Electronic Circuit Design
《电气自动化》2011 年第 33 卷 第 4 期
X 波段线性调频信号源的设计
邓潘 陈卫 （ 解放军电子工程学院，安徽 合肥 230037） 摘 要： X 波段线性调频信号源已在多个领域得到广泛应用。采用直接数字频率合成（ DDS） 激励锁相频率合成（ PLL） 的技术，可以弥 补各自的缺点，设计了 X 波段（ 10GHz ～10． 5GHz） 线性调频信号源的实现方案，并对信号源的频率建立时间和相位噪声进行了 仿真，重点研究了基于 AD9854 的锁相环激励信号源的设计。 关键词： DDS PLL X 波段 线性调频 信号源 ［中图分类号］ TN74 ［文献标志码］ A ［文章编号］ 1000 － 3886（ 2011） 04 － 0075 － 02
1 DDS 激励 PLL 式的频率合成方案
DDS 激励 PLL 式的频率合成方案如图 1 所示。DDS 的输出
信号作为 PLL 的激励源，PLL 作为跟踪倍频锁相环，当锁相环稳
定时，频率合成器的输出频率为
f0
=
N·fDDS
=
M
K 2N
fc
（ 1）
其中，fc 为 DDS 的时钟频率，N 为 DDS 相位累加器的字长，K 为 DDS 的频率控制字，M 为锁相环路的可编程分频比。
4 结束语
车牌识别系统的关键技术是车牌区域定位和字符识别，本文 对这两大模块进行了设计总结。通过实践应用，阐述了这两大技 术的要点和改进措施，以及在实践应用中的可行性。为在不同环 境下达到 更 准 确、更 快 速 的 车 牌 识 别 目 标 提 供 了 一 定 的 参 考 基础。
下） ，如图 10 所示。
Keywords：DDS PLL X-band LFM Signal Source
0引言
X 波段线性调频信号源广泛应用于雷达、通信等领域，通常 用频率合成的方法来实现。频率合成技术主要分为三类： 直接模 拟式频率合成技术（ DAS） 、间接锁相式频率合成技术（ PLL） 和直 接数字式频率合成技术（ DDS） ［1］。直接模拟式频率合成需要大 量的晶体、滤波器、混频器等硬件，所以难于集成而逐渐被淘汰； PLL 具有极宽的频率范围、良好的寄生抑制性能、输出频谱纯度 很高，但频率转换速度慢，频率分辨率不高； DDS 技术有频率转换 速度快、频率分辨率高、输出相位连续、相位噪声低等突出优点， 得到了广泛应用，但是由于其全数字的结构，存在输出带宽窄和 杂散抑制差的缺点。由此可见，PLL 技术和 DDS 技术相结合，可 获得高性能的信号源［2］。
3． 4 匹配识别字符
识别分割后字符的方法主要有以下几种方法［6，7］： （ 1） 利用字符的结构特征和变换（ 如 Fourier 变换、KarhunenLoeve 变换等） 进行特征提取。该方法对字符的倾斜、变形都有
本设计中的 VCO 采用 Hittite 公司的 HMC588LC4B，其输出 频率范围为 8 GHz ～ 12． 5 GHz，输出功率为 5 dBm。图 2 为用 ADISimPLL3． 0 软件仿真得出的 ADF4108 驱动 HMC588LC4B 的 仿真原理图。其中，鉴相器鉴相频率为 500 kHz，外部参考时钟为 10 MHz，计数器 R = 20，环路滤波电路采用了二阶有源滤波电路。
Freq 100 1． 00k 10． 0k 100k 1． 00M
表 1 PLL 各部分的相位噪声分析报表
Total 77． 40 79． 50 79． 01 85． 00 124． 0
VCO 187． 1 167． 1 147． 2 143． 8 165． 2
Ref 89． 74 106． 8 109． 0 115． 1 154． 1
图 1 DDS 激励 PLL 式的频率合成原理框图
锁相环芯片采用 ADF4108。ADF4108 工作带宽为 8 GHz，内 含一低噪数字鉴相器、精密电荷泵、可编程的 14 位参考 R 分频 器、6 位可编程 A 计数器、13 位可编程 B 计数器和可编程双模预 分频器（ P / P + 1） ，可实现 N 倍分频（ N = B·P + A） 。使用时外 加环路滤波器和 VCO 即可构成一个完整的 PLL［3］。
AD9854 可比较方便地合成线性调频信号，但是输出信号杂 散较大，且输出杂散种类复杂，有参考时钟引入的杂散、相位截短 杂散、相位幅度转换杂散、DAC 谐波杂散、DDS 内部数字信号产
（ 下转第 80 页）
《电气自动化》2011 年第 33 卷 第 4 期
模式识别
Pattern Identifications
DDS 技术与 PLL 技 术 的 组 合 方 式 通 常 有 两 种［2］： 一 种 是 DDS 激励 PLL 式的频率合成方案，另一种是用 DDS 与 PLL 混频 的频率合成方案，分为环外混频和 PLL 内插 DDS 两种。前者可 以达到低相噪、宽带宽、小步进的要求，所以在设计实现 X 波段 （ 10GHz ～ 10． 5GHz） 的线性调频信号源时，采用 DDS 激励 PLL 式 的频率合成方案。
为防止数字电路的电源噪声耦合到模拟电路电源上，确保电 路各部分供电稳定、互不干扰，因此对 AD9854 采用模数分离供 电方式。整个激励信号产生电路选用了 3 片集成电压转换芯片 AMS1117 － 3． 3，该芯片输出电压浮动不超过 2%［5］。
AD9854 的参考时钟即可采用单端输入又可采用差分输入， 为抑 制 共 模 噪 声，改 善 参 考 信 号 质 量，通 过 差 分 时 钟 芯 片 MC100LVEL16 将 30MHz 单端有源晶振信号转换成差分信号，作 为 AD9854 的参考时钟。同时，MC100LVEL16 还起到了共模电压 搬移，差分时钟幅度调整的作用。
法对于有一定变形、污损或笔画缺损的字符图像有较好的识别效 果，总体识别率较高，同时也能满足实时性的要求。
因扫描得到的图像字符大小存在较大的差异，统一尺寸有助
经过实验分析，采用模板匹配算法，将分割出来的字符图像
于字符识别的准确性，提高识别率，从而与模板进行匹配。归一 与模板图像相减，差值最小的便是与之匹配的模板，从而识别出
AD9854 具有 4 ～ 20 倍可编程时钟倍频器，系统时钟最高可 达 300 MHz，输出信号频率可达 120 MHz。AD9854 内部有双 48 位可编程频率寄存器、双 14 位可编程相位偏移寄存器和 12 位可 编程幅度控制寄存器等模块，可以很方便地实现 AM、FM、FSK、 BPSK、PSK 和线性调频信号，因此广泛应用于通信、雷达中的频 率合成［4］。
图 3 为 10． 49931 时 PLL 的频率建立时间仿真图，图中可以 看出，约经过 30． 62 μs，PLL 可将输出频率锁定在 10． 49931GHz。
信号源的相位噪声主要由以下因素组成： 鉴相器、环路滤波 器、分频器的相位噪声和参考时钟的相位噪声以及 VCO 的相位 噪声。其中环路分频比 N 对环路带宽内的相位噪声影响最大，
参考文献
［1］ 陆福宏． 车牌识别技术在智能交通系统的应用研究［J］． 中国科技博
览，2010（ 12） ： 302．
［2］ 彭健敏． 车牌识别中的车牌定位与字符识别技术研究及实现［D］．
图 10 图像归一化
长沙： 湖南大学，2006： 9 － 10． ［3］ 孔平，严广乐，戴秦，等． 基于分形维数的车牌识别二值化算法［J］． 计
AD9854 的 内部没有为正 弦 DAC 设 置 平 滑 滤 波 器，输 出 信号 为 阶 梯 波， 含有幅值包络 为辛格函数的 高 频 谐 波，必 须 外 接 LPF 来 抑 图 6 120 MHz 的 7 阶椭圆 LPF 的电路图 制无用的高频分量。LPF 采用 120MHz 的 7 阶椭圆滤波器，电路 图如图 6 所示。运用 ADS 软件对其进行仿真，结果如图 7 所示。
Design of X-band LFM Signal Source
Deng Pan Chen Wei （ Electronic Engineering Institute of PLA，Hefei Anhui 230037，China）
Abstract ： X-band LFM signal source is widely applied in many areas． On the basis of DDS-driven PLL，this paper makes up for their short comings，the scheme of the LFM signal source in X-band （10GHz ～10． 5GHz） was designed． The frequency locked time and phase noise of signal source were simulated． Based on AD9854，the source-driven PLL was further designed．
化主要包括位置归一化、大小归一化及笔划粗细归一化（ 常用细 字符。
化算法） 。在此对大小归一化。对不同大小的字符进行变换，使 之成为同一尺寸大小的字符，这个过程称为字符大小归一化。归 一化后，许多特征就可用于识别不同字号混排的字符［5］。
首先对图像二值化处理（ 此处的阈值根据大津法得到） ，然 后将字符的外边框按比例线性放大或缩小成为规定尺寸的字符。 为了之后模板 匹 配 的 处 理，对 二 值 化 的 图 像 进 行 反 二 值 化 处 理 （ 把原来数 值 为 0 的 点 变 为 255，255 的 变 为 0，即 黑 白 颠 倒 一
收稿日期： 2010 － 10 － 14
该方案实现了 DDS 技术和 PLL 技术的优势互补，兼顾了各 方面的性能，可做到很高的输出频率、较快的频率切换速度、高的 频率分辨率，同时也能很好的保证系统杂散和相位噪声性能。
2 X 波段线性调频信号源的设计方案
本文采用 DDS 激励 PLL 式的频率合成方案，来设计实现 X 波段（ 10 GHz ～ 10． 5 GHz） 的线性调频信号源。DDS 输出线性调 频信号，作为锁相环的参考信号。
平 均 宽 高 的 区 域 内，合 并
Байду номын сангаас
取，对字符图像质量要求较高。
需要满足两个区域之间的
（ 4） 模板匹配法。由于车辆牌照字符中只有 26 个大写英文
距离小于 10 个像素，合并
字母、10 个阿拉伯数字和约 50 个汉字，所以字符集合较小，该方
后，如下图 9 所示：
3． 3 归一化
图 9 字符分割示意图 2
Electrical Automation 75
《电气自动化》2011 年第 33 卷 第 4 期
电子电路设计
Electronic Circuit Design
3 基于 AD9854 的锁相环激励信号源的设计
按照上述设计方案，以 AD9854 输出的线性调 频 信 号 作 为 ADF4108 的激励信号。
图 4 为 10． 2 GHz 时锁相环输出信号的相位噪声分析图，表 1 为各主要部分的相噪分析报表，在偏离载频 10 KHz 时，相位噪声 为 － 79． 01 dBc / Hz，在偏离载频 100 KHz 时，相位噪声为 － 85． 00 dBc / Hz。分析表明此设计方案的相位噪声指标符合设计要求。
Pre 293． 0 293． 0 292． 4 296． 6 300． 0
Chip 77． 66 79． 50 79． 03 85． 09 124． 1
76 Electrical Automation
Filter 142． 8 122． 8 102． 9 101． 8 140． 6
图 5 基于 AD9854 的 PLL 激励信号源电路框图