multisim时钟的设计与仿真

m u l t i s i m时钟的设计与

仿真

The latest revision on November 22, 2020

[键入公司名称]

[键入文档标题] 目录

3.电路组成介绍

脉冲形成电路

分频电路

60进制计数器及显示电路

24进制计数器及显示电路

时间设置电路

1.

本次设计任务是要求用软件设计一个数字时钟电路，即用数字显示出时间结果。设计要求如下：

(a)以数字形式显示时、分、秒。

(b)小时计时采用24进制的计时方式，分、秒采用60进制的计时方式。

(c)要求能够对时钟进行时间设置。

数字时钟的总电路图如下所示：

数字时钟工作原理：数字时钟电路由555振荡发生器、分频器、两个60进制分秒计数器、一个24进制小时计数器以及6个数字显示器组成。电路工作时由555振荡器产生频率为1000HZ的脉冲，经由三个74LS90D构成的千分频的分频器得到频率为1HZ的脉冲，脉冲输入计数电路(分秒由60进制计数电路计数，小时由24进制计数电路计数),然后将相应数字显示到数字显示器上即所要显示的时间。另外，时钟的时间设置可以通过三个与单刀双掷开关相连的时钟信号发生器来实现。

电路的设计流程图如下所示

3.电路组成介绍

脉冲形成电路

脉冲形成电路为555计时器组成的振荡电路。考虑到时钟对精度要求较高，故在时钟电路中由555振荡电路产生频率为1KHz的脉冲信号，然后经过千分频的分频器分频产生1Hz脉冲。555振荡器的参数确定：T=(R1+R2)C=1ms，f=1/t=1KHZ，故可令R1=5kΩ,R2=5KΩ,C=100nF。(以上设置在实际仿真的时候速度过慢，故在实际仿真中)

脉冲形成电路如下所示：

分频电路

分频电路是三个用十进制计数器74LS90串联而成的千分频的分频器。分频原理是在74LS90的输出端子中，从低位输入10个脉冲才从高位输出1个脉冲，这样一片74LS90就可以起十分频的作用，三个74LS90串联就构成了千分频的电路，输出的便是1HZ的标准脉冲信号。

分频电路如下所示：

60进制计数器及显示电路

在数字时钟电路中，分与秒的计数电路是由两个74LS90D组成的60进制的计数电路实现的。在下图中，U9是十进制计数器，U9的QD作为十进制的进位信号，74ls90计数器是十进制异步计数器，用反馈归零的方法实现十进制计数，U8和与非门构成六进制，其中与非门输出进位信号。

24进制计数器及显示电路

在数字时钟电路中，小时的计数电路是由两个74LS90D组成的24进制的计数电路实现的。如下图所示，计数电路由U16和U6俩部分组成。当时个位U6计数为4，U16计数为2时，两片74ls90复零，从而构成24进制计数。

时间设置电路

时间设置电路由一个单刀双掷开关与一个脉冲计数器组成。用单刀双掷开关切换计数功能与调时功能，另一端接计数器的脉冲输入端，开关置于函数发生器这一端便可以校时，置于计数器的进位端便是计时。不校正时间时开关都应打在与非门的那一端，校时时可用键盘操作改变开关的状态。如此，在时钟运行前及正在运行的过程中均可实现调时功能。

时间设置线路图如下所示（双掷开关左打调时，右打计数）：

4.电路的测试

（a）555振荡器产生的脉冲

（b）经过分频器产生的脉冲

(c)计数电路的测试

经测试得知所设计的数字时钟电路能够成功的实现时钟的计时功能，而且能够成功的对所设计的时钟进行调时（调时顺序按三个双掷开关从左到右）。

5.电路分析与评价

所设计的时钟电路工作时由555振荡器产生频率为1000HZ的脉冲，经由三个74LS90D构成的千分频的分频器得到频率为1HZ的脉冲，脉冲输入计数电路后将相应数字显示到数字显示器上即所要显示的时间。

经电路测试得知所设计的数字时钟电路能够成功的实现时钟的计时功能，而且能够成功的对所设计的时钟进行调时，达到了设计的要求。

电路的不足之处在于实际仿真过程中数字的变化速度比理论值要慢得多，所以调试后的电路很难达到秒计数器变化速度为标准的一秒钟。

附录：元器件清单