计数器的原理(完整资料).doc

此文档下载后即可编辑
计数器的原理
计数器是数字电路中广泛使用的逻辑部件，是时序逻辑电路中最重要的逻辑部件之一。

计数器除用于对输入脉冲的个数进行计数外，还可以用于分频、定时、产生节拍脉冲等。

计数器按计数脉冲的作用方式分类，有同步计数器和异步计数器；按功能分类，有加法计数器、减法计数器和既具有加法又有减法的可逆计数器；按计数进制的不同，又可分为二进制计数器、十进制计数器和任意进制计数器。

一、计数器的工作原理
1、二进制计数器
（1）异步二进制加法计数器 图1所示为用JK 触发器组成的4位异步二进制加法计数器逻辑图。

图中4个触发器F 0~F 3均处于计数工作状态。

计数脉冲从最低位触发器F 0的CP 端输入，每输入一个计数脉冲，F 0的状态改变一次。

低位触发器的Q 端与高位触发器的CP 端相连。

每当低位触发器的状态由1变0时，即输出一负跳变脉冲时，高位触发器翻转。

各触发器置0端R D 并联，作为清0端，清0后，使触发器初态为0000。

当第一个计数脉冲输入后，脉冲后沿使F 0的Q 0由0变1，F 1、F 2、F 3均保持0态，计数器的状态为0001；当
图1 4位异步二进制加法计数器
第二个计数脉冲输入后，Q 0由1变为0，但Q 0的这个负跳变加至F 1的CP 端，使Q 1由0变为1，而此时F 3、F 2仍保持0状态，
计数器的状态为0010。

依此类推，对于F 0来说，每来一个计数脉冲后沿，Q 0的状态就改变，而对于F 1、F 2、F 3来说，则要看前一位输出端Q 是否从1跳到0，即后沿到来时，其输出端的状态才改变，否则Q 1、Q 2、Q 3端的状态同前一个状态一样。

这样在第15个计数脉冲输入后，计数器的状态为1111，第16个计数脉冲输入，计数器恢复为0000。

由上述分析可知，一个4位二进制加法计数器有24=16种状态，每经过十六个计数脉冲，计数器的状态就循环一次。

通常把计数器的状态数称之为计数器的进制数（或称计数器的模），因此，4位二进制计数器也可称之为1位十六进制（模16）计数器。

表1所示为4位二进制加法计数器的状态表。

计数脉冲和各触发器输出端的波形如图2所示。

图2直观地反映出最低位触发器Q 0在CP 脉冲后沿触发，而各高位触发器又是在相邻低位触发器输出波形的后沿触发。

从图中还可以看出每经过一级触发器，脉冲波形的周期就增加1倍，即频率降低一半，则从Q 0引出的脉冲对计数脉冲为两（21）分频，从Q 1引出的脉冲对计数脉冲为四（22）分频 ，依此类推，从n 位触发器输出端Q n 引出的脉冲对计数脉冲为2n 分频，因此，计数器可以用于分频电路。

对异步二进制加法计数器的特点归纳如下：
1）计数器由若干个计数型触发器所组成，各触发器之间的连接方式取决于触发器的类型。

如由脉冲下降沿触发的触发器组成，则进位信号从Q 端引出，如用脉冲上升沿触发的触发器构成计数器，则进位信号从Q 端引出。

2）n 个触发器具有2n 个状态，其计数容量（即能记住的最大二进制数）为2n -1。

表1 4位异步二进制加法计数器状态表
3）图1所示的二进制计数器的CP 脉冲只加到最低位触发器，其他各位触发器则由相邻低位触发器的进位脉冲来触发，因此其状态的变换有先有后，是异步的，其计数的速度难以提高。

图2 4位二进制加法计数器工作波形
（2）同步二进制加法计数器 同步二进制计数器是用计数脉冲同时去触发计数器中各触发器的CP 端，使各触发器的状态变换与计数脉冲同步，不存在各触发器之间的进位传输延迟，因而计数速度高。

同步二进制加法计数器与异步二进制加法计数器的状态表和工作波形都相同。

如果计数器是由脉冲下降沿触发的四个JK 触发器组成，根据表1可得出各位触发器的J 、K 端的逻辑关系式。

1）第一位触发器F 0，每来一个计数脉冲就翻转一次，故J 0=K 0=1；
2）第二位触发器F 1，在Q 0=1时，再来一个计数脉冲才翻转，故J 1=K 1=Q 0；
3）第三位触发器F 2，在Q 1=Q 0=1时，再来一个计数脉冲才翻转，故J 2=K 2=Q 1Q 0；
4）第四位触发器F 3，在Q 2=Q 1=Q 0=1时，再来一个计数脉
冲才翻转，故J 3=K 3=
Q 2Q 1Q 0。

由上述逻辑关系式可得出图3所示的4位同步二进制加法计数器的逻辑图。

现分析其工作原理：设触发器初态为0000。

在第一个计数脉冲后沿到达时，F 0翻转为1态，由于此时F 1~F 3的J 、K 端均为0，故不翻转，计数器输出为0001；在第二个计数脉冲到来前，由于F 1的J 1=K 1=Q 0=1，故在第二个计数脉冲后沿到达时，F 0由1翻转为0，F 1由0翻转为1，而此时F 2、F 3的J 、K 均为0，不翻转，计数器输出为0010；依此类推，当第十五个计数脉冲后沿到达后，计数器输出为1111。

而第十六个计数脉冲到来，由于各触发器J 、K 端均为1，全部翻转为0，故触发器返回初态0000。

图3 4位同步二进制加法计数器
（3）同步二进制可逆计数器组件简介 同时兼有加法和减法两种计数功能的计数器称为可逆计数器。

中规模集成计数器74LS193是同步4位二进制可逆计数器，它同时具有预置数码、加减可逆计数的同步计数功能以及异步清除功能。

图4所示是它的外形及外引线排列图，功能
图4 74LS193外形及外引线排列图
表见表2。

当清除端（CR ）为高电平时，不管计数脉冲（CP D 、CP U ）状态如何，所有计数输出（Q A ~Q D ）均为低电平。

当置入控制（LD ）为低电平时，Q A ~Q D 将随数据输入（D 0~D 3）一起变化，而与CP D 和CP U 无关，即它的预置功能也是异步的。

该器件的计数是同步的。

当一个计数时钟保持高电平时，另一个计数时钟的上升沿能使Q A ~Q D 同时变化。

其中，CP U 为加计数时钟输入端，CP D 为减计数时钟输入端。

当计数上溢（为9），并且CP D 为低电平时，加计数进位输出（CO ）产生一个低电平脉冲；当计数下溢（为0），并且CP U 为低电平时，减计数借位输出（BO ）产生一个低电平脉冲。

表2 74LS193功能表
2、十进制计数器
十进制计数器也称为二-十进制计数器，它是用4位二进制数来表示十进制数的每一位数。

如前所述，一个4位二进制数共有十六种状态，若用来表示十进制的10个状态，需去掉6种状态，其方案很多，这个问题就是二-十进制编码，简称BCD 码。

最常用的8421码十进制计数器，它是取4位二进制数前面的0000~1001来表示十进制的0~9这10个数码，而去掉后面的
1010~1111 6个数。

图5所示为由4 个JK 触发器组成1位异步十进制加法计数器逻辑图，计数脉冲从最低位触发器的时钟端加入，4个触发器的置0端并联连接。

图5 8421BCD 码异步十进制加法计数器
工作原理：图中3个触发器F 0~F 2的各J 、K 端在触发器F 3翻转（即Q 3=1，3Q =0）之前均为1，处于计数工作状态，因此
在第1~7个计数脉冲作用期间，触发器的翻转情况与上述图1所示的异步二进制加法计数器相同，第7个计数脉冲作用后，F 3~F 0的状态为0111。

第8个计数脉冲输入后，F 0、F 1、F 2相继由1态变为0态，由于Q 0同时加到了F 3的时钟端，而触发前F 3的两个J 端均为1，使F 3由0态变为1态，即4个觖发器的状态变为1000，此时，Q 3=1，3Q =0，因3Q 与J 1端相连，阻止下一个由F 0来的负脉冲触发F 1使其翻转。

第9个计数脉冲作用后，F 0翻转，Q 0=1，计数状态为1001。

当第10个计数脉冲到来后，F 0翻转，Q 0又由1变为0，但Q 0这个负跳变不能使F 1翻转，却能直接去触发F 3，由于此时F 3的两个J 端均为0，而K=1，使Q 3由1变0，于是使4个触发器跳过1010~1111 6个状态而复原到初始状态0000，向高位触发器送出十进制进位信号，从而完成8421BCD 编码十进制计数过程。

十进制加法计数器的波形如图6所示。

图6 异步十进制加法计数器时序图
二、计数器应用实例——用异步计数器74LS290实现二-五-十分频
用计数器组成分频器是计数器的基本应用之一。

74LS290是一种比较常用的TTL电路异步计数器，图7所示为其简化原理图。

其外形及外引线排列见图8所示。

74LS290含有两个独立的下降沿触发计数器，清除端和置9端两
触发器共用。

若以CP
A 为计数输入，Q
A
为输出，即得到模二计
数器（二分频器）；若以
图7 74LS290简化原理图
CP
B 为计数输入，Q
D
为输出，即得到模五计数器（五分频器）；
模五计数器的输出端由高位到低位依次为Q
D 、Q
C
和Q
A。

74LS290
也可以接成模十计数器（十分频器），其接法有两种：一种是将
Q
A 与CP
B
连接，CP
A
为计数输入，输出端顺序为Q
D
Q
C
Q
B
Q
A
时，
执行8421BCD编码；另一种是Q
D 和CP
A
连接，，CP
B
为计数输
入，输出高低位顺序为Q
A Q
D
Q
C
Q
B
时，执
图8 74LS290外形及外引线排列图
行5421BCD编码，5421BCD编码参见表3两种常用BCD码中
5421BCD码。

74LS290当S
9（1）·S
9（2）
=1时，则输出为1001，完
成置9功能；当R
0（1）·R
0（2）
=1时，输出为0000，完成置0功
能；当S
9（1）·S
9（2）
=0，且R
0（1）
·R
0（2）
=0时，执行计数操作。

表4所示为74LS290的功能表。

表3 两种常用BCD码
表4 74LS290功能表
图9所示为用一片中规模集成异步计数器74LS290通过不同的电路连线，可组成对输入脉冲进行二分频、五分频和十分频的分频电路图。

对照74LS290功能表可知，图中计数器处于计数工作状态，计数脉冲由相关时钟端输入，在相应的输出端可得到二、五、十分频信号。

其中十分频器的8421BCD码计数器和5421BCD
码计数器两种连接方式中，十分频信号分别从Q
D 和Q
A
端输出。

图9 74LS290组成的分频器实验电路
(a)二分频器(b)五分频器(c)十分频器（8421BCD计数器）
(d) 十分频器（5421BCD计数器）
11。