场效应晶体管解析
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
热载流子有可能注入到栅氧化层中；成为固定的栅 氧化层电荷，引起阈值电压漂移和整个电路性能的变 化
CMOS闩锁效应
源漏区相对于衬底正偏时，会向邻近区域的反偏PN 接注入少子，相邻的NMOS和PMOS相互交换少子发生 闩锁效应。
CMOS器件的寄生双极晶体管被触发导通，在电源 和地之间存在一个低阻通路，产生大短路电流，导致 无法正常工作，甚至烧毁。
通过对沟道的注入可以改变MOS 晶体管的阈值电 压。P 型注入使阈值电压正向移动，N型注入使阈值电 压负向移动。
单独使用硼注入就可以调整两种类型晶体管的阈值 电压。简称为阈值调整。进行了注入的称为调整晶体管 ，而没有进行注入的晶体管称为自然晶体管。
许多工艺都提供自然晶体管作为一个工艺选项，该 选项需要一层单独的掩膜。
晶体管尺寸的缩小实际上改善了它的性能。减小 尺寸使得寄生电容变小，而开关速度变快。延迟减小
小尺寸晶体管不仅开关速度变快，而且翻转时的 功耗降低。
晶体管按比例缩小
5. 按比例缩小理论常用于转换现有的数字版图使之可 采用更新的工艺实现。设计者只需简单的运行一个 可把所有数据按特定比例缩小的程序，而不用辛苦 地重新设计版图。这种类型的按比例缩小称为光学 收缩（optical shrink），因为它与使用光学方法使用 现有掩膜缩小的结果相同。
芯片闩锁 测试 每个管脚上施加正向或者负向的测试电流脉冲，芯片
上电，电流脉冲从小到±100mA，最大到250mA，电流 施加之前和之后测量电源电流，如果不近似相等，则 不能通过测试
CMOS闩锁效应
当N阱或者衬底上的电流足够大，使得R1或R2上的压 降超过0.7V，就会使Q1或者Q2开启。
例如Q1开启，它会提供足够大的电流给R2，使得R2 的压降达到0.7V，R2也会开启，反馈电流给Q1，
晶体管按比例缩小
按比例缩小定律分为两大类，在这两类中假定宽度 和长度要乘以一个比例因子S。
恒定电压、 恒定电场 一般采用恒定电场
晶体管按比例缩小
恒定电压按比例缩小随着晶体管尺寸越来越小， 避免热载流子的产生和穿通击穿变得十分困难。恒定 电场通过降低电源电压，保证电场强度不变，缩小尺 寸，可避免问题
形成恶性循环，导致大部分的电流从VDD直接通过 寄生晶体管到GND，而不是通过MOSFET的沟道。
CMOS闩锁效应
避免源漏区域的正向偏压；
增加Guard ring（保护环）：P+ ring环绕NMOS并接地 ；N+ ring环绕PMOS并接VDD，可以降低阱和衬底的电阻 值，也可阻止载流子到达寄生BJT的基极；
MOS管的电流方程
1. 迁移率
μn: 电子迁移率 μp: 空穴迁移率 若 μn≈ 1300 cm2/s·V μp≈500 cm2/s·V 则： μn /μp=2.6 一般情况下， μn /μp=2~4，空穴迁移率小于电子迁移率。 因此，PMOS器件具有较低的电流驱动能力，工作速度比 NMOS要慢。
衬底接触和阱接触尽量靠近源极，以降低阱和衬底的 阻值；
和P使M•NOMS间OS加尽大量距靠离近GND，PMOS尽量靠近VDD，NMOS 除在I/O处需采取防Latch up的措施外，凡接I/O的内
部mos 也应圈guard ring。 I/O处尽量不使用pmos(nwell)
CMOS闩锁效应
MOS管
MOS管的寄生
MOS管的击穿机制
雪崩击穿 漏极电压很高时，漏-衬底PN结雪崩击穿，寄生三
极管导通 源漏穿通 如果MOSFET的沟道长度较短，衬底电阻率较高，
则当VDS增加某一数值时，虽然漏区与衬底间尚未发 生雪崩击穿，但漏PN结的耗尽区却已经扩展到与源区 相连接，这种现象称为源漏穿通。 沟道长度越短，衬底电阻率越高，穿通电压就越低
MOS管的击穿机制
栅氧击穿
． Si02在施加高场时会发生致命击穿，根据击穿场强 的大小可分成三种情形：
(1)击穿场强在8-12MV/cm称为本征击穿。 隧穿效应 (2)击穿场强<1MV/cm，SiO2存在巨大缺陷，如针孔 热载流子击穿
当MOSFET 沟道在漏极附近处被夹断时，其中存在 强电场； 载流子将从强电场获得很大的动能，就很容 易成为热载流子，还可以产生雪崩倍增效应。
增加保护环和衬底接触
二、 NMOS 晶体管的版图
自对准硅栅NMOS 晶体管的背栅由生长在P+衬底上的 P 型外延层构成。相邻晶体管之间的区域叫做场区。
N阱和P阱工艺
阱中的晶体管相互隔离，增加了设计灵活度，N阱工 艺得到相互隔离的PMOS;
阈值调整注入
理想情况下晶体管的阈值电压应该在0.6～0.8V 之间 。 取决于栅和背的掺杂及栅氧化层的厚度。自然NMOS 的本征阈值通常恰好低于0.6V,而自然PMOS本征阈值的 幅度恰好大于0.8V。
VTHN≈（0.14~0.18）VDD ≈（0.7~0.9）V
增强型PMOS管 VTHP≈-0.16VDD ≈-0.8V
通过工艺控制可以将阈值电压降低，从而使器 件适合于低电源工作。
MOS管的电流方程
5. λn， λp，沟道长度调制系数，即VDS对沟道长 度的影响
对于NMOS管， λn≈1/VA ≈0.01/V 对于PMOS管， λp≈1/VA ≈0.02/V VA是厄尔利电压
2L
电流与器件宽长比成正比。
器件的最小沟道长度Lmin标志着工艺水平，W表示器件 的大小，W越大，管子电流越大，导电能力越强，等效电 阻越小。
MOS管的电流方程
4. VTHN，VTHP为阈值电压
阈值电压也称为开启电压，是指当背栅与源极连接在一起时 使能栅介质下面恰好产生沟道所需要的栅源电压。 假设VDD=5V,增强型NMOS管
9 场效应晶体管
一、 MOS 晶体管工作原理DSGGSD
NMOS 的三端电路模型
NMOS 管栅极存在绝缘层，栅极电流为零。 CGS 和CGD 代表栅源电容和栅漏电容。大小与偏置有关 压控电流源I1 为沟道从漏极流向源极的电流。大小取决
于栅源电压VGS 和栅漏电压VDS。
MOS管的电流方程
MOS管的电流方程
2. Cox单位面积栅电容 Cox=ɛ0ɛsio2/tox
ɛ0：真空介电常数，8.854x10-12 F/m Ɛsio2：栅氧化层（SiO2）的相对介电常数 3.9 tox：栅氧化层厚度
MOS管的电流方程
3. W/L,沟道宽度和沟道长度之比
IDnC ox W (VG SV T)H 2
CMOS闩锁效应
源漏区相对于衬底正偏时，会向邻近区域的反偏PN 接注入少子，相邻的NMOS和PMOS相互交换少子发生 闩锁效应。
CMOS器件的寄生双极晶体管被触发导通，在电源 和地之间存在一个低阻通路，产生大短路电流，导致 无法正常工作，甚至烧毁。
通过对沟道的注入可以改变MOS 晶体管的阈值电 压。P 型注入使阈值电压正向移动，N型注入使阈值电 压负向移动。
单独使用硼注入就可以调整两种类型晶体管的阈值 电压。简称为阈值调整。进行了注入的称为调整晶体管 ，而没有进行注入的晶体管称为自然晶体管。
许多工艺都提供自然晶体管作为一个工艺选项，该 选项需要一层单独的掩膜。
晶体管尺寸的缩小实际上改善了它的性能。减小 尺寸使得寄生电容变小，而开关速度变快。延迟减小
小尺寸晶体管不仅开关速度变快，而且翻转时的 功耗降低。
晶体管按比例缩小
5. 按比例缩小理论常用于转换现有的数字版图使之可 采用更新的工艺实现。设计者只需简单的运行一个 可把所有数据按特定比例缩小的程序，而不用辛苦 地重新设计版图。这种类型的按比例缩小称为光学 收缩（optical shrink），因为它与使用光学方法使用 现有掩膜缩小的结果相同。
芯片闩锁 测试 每个管脚上施加正向或者负向的测试电流脉冲，芯片
上电，电流脉冲从小到±100mA，最大到250mA，电流 施加之前和之后测量电源电流，如果不近似相等，则 不能通过测试
CMOS闩锁效应
当N阱或者衬底上的电流足够大，使得R1或R2上的压 降超过0.7V，就会使Q1或者Q2开启。
例如Q1开启，它会提供足够大的电流给R2，使得R2 的压降达到0.7V，R2也会开启，反馈电流给Q1，
晶体管按比例缩小
按比例缩小定律分为两大类，在这两类中假定宽度 和长度要乘以一个比例因子S。
恒定电压、 恒定电场 一般采用恒定电场
晶体管按比例缩小
恒定电压按比例缩小随着晶体管尺寸越来越小， 避免热载流子的产生和穿通击穿变得十分困难。恒定 电场通过降低电源电压，保证电场强度不变，缩小尺 寸，可避免问题
形成恶性循环，导致大部分的电流从VDD直接通过 寄生晶体管到GND，而不是通过MOSFET的沟道。
CMOS闩锁效应
避免源漏区域的正向偏压；
增加Guard ring（保护环）：P+ ring环绕NMOS并接地 ；N+ ring环绕PMOS并接VDD，可以降低阱和衬底的电阻 值，也可阻止载流子到达寄生BJT的基极；
MOS管的电流方程
1. 迁移率
μn: 电子迁移率 μp: 空穴迁移率 若 μn≈ 1300 cm2/s·V μp≈500 cm2/s·V 则： μn /μp=2.6 一般情况下， μn /μp=2~4，空穴迁移率小于电子迁移率。 因此，PMOS器件具有较低的电流驱动能力，工作速度比 NMOS要慢。
衬底接触和阱接触尽量靠近源极，以降低阱和衬底的 阻值；
和P使M•NOMS间OS加尽大量距靠离近GND，PMOS尽量靠近VDD，NMOS 除在I/O处需采取防Latch up的措施外，凡接I/O的内
部mos 也应圈guard ring。 I/O处尽量不使用pmos(nwell)
CMOS闩锁效应
MOS管
MOS管的寄生
MOS管的击穿机制
雪崩击穿 漏极电压很高时，漏-衬底PN结雪崩击穿，寄生三
极管导通 源漏穿通 如果MOSFET的沟道长度较短，衬底电阻率较高，
则当VDS增加某一数值时，虽然漏区与衬底间尚未发 生雪崩击穿，但漏PN结的耗尽区却已经扩展到与源区 相连接，这种现象称为源漏穿通。 沟道长度越短，衬底电阻率越高，穿通电压就越低
MOS管的击穿机制
栅氧击穿
． Si02在施加高场时会发生致命击穿，根据击穿场强 的大小可分成三种情形：
(1)击穿场强在8-12MV/cm称为本征击穿。 隧穿效应 (2)击穿场强<1MV/cm，SiO2存在巨大缺陷，如针孔 热载流子击穿
当MOSFET 沟道在漏极附近处被夹断时，其中存在 强电场； 载流子将从强电场获得很大的动能，就很容 易成为热载流子，还可以产生雪崩倍增效应。
增加保护环和衬底接触
二、 NMOS 晶体管的版图
自对准硅栅NMOS 晶体管的背栅由生长在P+衬底上的 P 型外延层构成。相邻晶体管之间的区域叫做场区。
N阱和P阱工艺
阱中的晶体管相互隔离，增加了设计灵活度，N阱工 艺得到相互隔离的PMOS;
阈值调整注入
理想情况下晶体管的阈值电压应该在0.6～0.8V 之间 。 取决于栅和背的掺杂及栅氧化层的厚度。自然NMOS 的本征阈值通常恰好低于0.6V,而自然PMOS本征阈值的 幅度恰好大于0.8V。
VTHN≈（0.14~0.18）VDD ≈（0.7~0.9）V
增强型PMOS管 VTHP≈-0.16VDD ≈-0.8V
通过工艺控制可以将阈值电压降低，从而使器 件适合于低电源工作。
MOS管的电流方程
5. λn， λp，沟道长度调制系数，即VDS对沟道长 度的影响
对于NMOS管， λn≈1/VA ≈0.01/V 对于PMOS管， λp≈1/VA ≈0.02/V VA是厄尔利电压
2L
电流与器件宽长比成正比。
器件的最小沟道长度Lmin标志着工艺水平，W表示器件 的大小，W越大，管子电流越大，导电能力越强，等效电 阻越小。
MOS管的电流方程
4. VTHN，VTHP为阈值电压
阈值电压也称为开启电压，是指当背栅与源极连接在一起时 使能栅介质下面恰好产生沟道所需要的栅源电压。 假设VDD=5V,增强型NMOS管
9 场效应晶体管
一、 MOS 晶体管工作原理DSGGSD
NMOS 的三端电路模型
NMOS 管栅极存在绝缘层，栅极电流为零。 CGS 和CGD 代表栅源电容和栅漏电容。大小与偏置有关 压控电流源I1 为沟道从漏极流向源极的电流。大小取决
于栅源电压VGS 和栅漏电压VDS。
MOS管的电流方程
MOS管的电流方程
2. Cox单位面积栅电容 Cox=ɛ0ɛsio2/tox
ɛ0：真空介电常数，8.854x10-12 F/m Ɛsio2：栅氧化层（SiO2）的相对介电常数 3.9 tox：栅氧化层厚度
MOS管的电流方程
3. W/L,沟道宽度和沟道长度之比
IDnC ox W (VG SV T)H 2