逻辑电路设计

四、 确定各时刻ቤተ መጻሕፍቲ ባይዱ路的输出
在建立原始状态图时，必须确定各时刻的输出值。在 Moore型电路中，应指明每种状态下 对应的输出；在Mealy型电路中应指明从每一个状态出发，在不同输入作用下的输出值。 在描述一个逻辑问题的原始状态图和原始状态表中，状态数目不一定能达到最少，这一点无 关紧要，因为可以对它再进行状态化简。设计者应把清晰、正确地描述设计要求放在第一位 。其 次，由于在开始时往往不知道描述一个给定的逻辑问题需要多少状态，因此，在原始状态图和状 态表中一般用字母或数字表示状态。
设计过程可视具体情况灵活掌握。
1.2 设计举例 例 设计一个三变量“多数表决电路”。 “多数表决电路”是按照少数服从多数的原则
解 分析:
对 某项决议进行表决，确定是否通过。 令 逻辑变量A、B、C --- 分别代表参加表决的3个成员， 并约定逻辑变量取值为0表示反对，取值为1表示赞成； 逻辑函数 F---- 表示表决结果。F取值为0表示决议被否 定，F取值为1表示决议通过。
设计的一般过程：
1. 建立给定问题的逻辑描述 这一步的关键是弄清楚电路的输入和输出，建立输入和输出之间的逻辑关 系，得到描述给定问题的逻辑表达式。求逻辑表达式有两种常用方法，即真值 表法和分析法。 2. 求出逻辑函数的最简表达式 为了使逻辑电路中包含的逻辑门最少且连线最少，要对逻辑表达式进行 化简，求出描述设计问题的最简表达式 。 3. 选择逻辑门类型并将逻辑函数变换成相应形式 根据简化后的逻辑表达式及问题的具体要求，选择合适的逻辑门，并将逻 辑表达式变换成与所选逻辑门对应的形式。 4. 画出逻辑电路图
Moore型？
态出发考虑在各种输入作用下的状态转移和输出响应。
三、 根据需要记忆的信息增加新的状态
同步时序电路中状态数目的多少取决于需要记忆和区分的信息量。 一般来说，若在某个 状态下出现的输入信号能用已有状态表示，则应转向已有状态。仅当某个状态下出现的输入信 号不能用已有状态表示时，才令其转向新的状态。这样，从初始状态出发，逐个增加和完善， 直到每个状态下各种输入取值均已考虑而没有新的状态出现为止。
按照少数服从多数的原则可知，函数和变量的关系是：当3 个变量A、B、C中有2个或2个以上取值为1时，函数F的值为1， 其他情况下函数F的值为0。
①
建立给定问题的逻辑描述
假定采用 “真值表法”，可作出真值表如下表所示。
A B C F
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
④ 画出逻辑电路图 由函数的“与非-与非”表达式，可画出实现给定功能的逻辑 电路图如下图所示。
本例采用的是“真值表法”，真值表法的优点是规整、清晰； 缺点是不方便，尤其当变量较多时十分麻烦。
2 同步时序逻辑电路的设计
同步时序逻辑电路的设计是指根据特定的逻辑要求，设计 出能实现其逻辑功能的时序逻辑电路。显然， 设计是分析的逆 过程，即：
以上步骤是就一般设计问题而言的。实际中设计者可以根据具体问题灵活掌握。当设计方案中包 含有冗余状态时，必须对冗余状态的处理结果加以讨论，以确保电路逻辑功能的可靠实现。
5.3.1 建立原始状态图和原始状态表
原始状态图和原始状态表是对设计要求的最原始的抽象，是构造相应电路的依据。 由于状态图比状态表更形象、灵活，一般先画状态图后作状态表。如果原始状态图不能 正确地反映设计要求，则依此设计出来的电路必然是错误的。因此，建立正确的原始状 态图和状态表是同步时序电路设计中最关键的一步。 原始状态图的形成是建立在对设计要求充分理解的基础之上的，设计者必须对给定 的问题进行认真、全面地分析，弄清楚电路输出和输入的关系以及状态的转换关系。
例 某序列检测器有一个输入端x和一个输出端Z。输 入端 x 输入一串随机的二进制代码，当输入序列中出现“011” 时，输出Z产生一个1输出，平时Z输出0 。典型输入、输出序列 如下。 输入x: 1 0 1 0 1 1 1 0 0 1 1 0 输出Z: 0 0 0 0 0 1 0 0 0 0 1 0 试作出该序列检测器的原始状态图和原始状态表。 解 1. 假定用Mealy型同步时序逻辑电路实现该序列检测 器的逻辑功能.
形成原始状态图时一般应考虑如下几个方面问题： 一、 确定电路模型 设计成Mealy型？ 二、 设立初始状态
时序逻辑电路在输入信号开始作用之前的状态称为初始状态。同一个电路用不 同状态作为初始状态时，对相同输入序列所产生的状态响应序列和输出响应序列一 般是不相同的。因此，在建立原始状态图时，应首先设立初始状态，然后从初始状
2．状态化简，求得最小化状态表；
采用状态化简技术，消去原始状态表中的多余的状态，求得最小化状态表。 目的：简化电路结构。
3．状态编码，得到二进制状态表；
把状态表中用字母或数字标注的每个状态用二进制代码表示，以便和电路中触 发器的状态一致。
4．选定触发器的类型，并求出激励函数和输出函数最简 根据选定的触发器类型，列出激励函数真值表，并求出激励函数和输出函数的 表达式； 最简表达式。其中，激励函数是由二进制状态表和触发器激励表共同确定的。 5．画出逻辑电路图。
0 0 0 1 0 1 1 1
由真值表可写出函数F的最小项表达式为
F(A,B,C) = ∑m (3,5,6,7)
②
求出逻辑函数的最简表达式
作出函数F(A,B,C) = ∑m (3,5,6,7)的卡诺图如下图所示。 用卡诺图化简后得到函数的 最简“与-或”表达式为
③
选择逻辑门类型并进行逻辑函数变换
假定采用与非门构成实现给定功能的电路，则应将上述 表达式变换成“与非-与非”表达式。即
分析
逻辑电路
设计
逻辑功能
同步时序逻辑电路设计追求的目标是，使用尽可能少的 触发器和逻辑门实现预定的逻辑要求！
设计的一般步骤如下： 1．形成原始状态图和原始状态表；
原始状态图是对设计要求最原始的抽象,根据逻辑问题的文字描述理解电路的输 入、输出及状态转移关系，进而形成状态图和状态表。由于开始得到的状态图 和状态表可能包含多余的状态，所以称为原始状态图和原始状态表。