(完整版)第13章触发器及时序逻辑电路习题汇总
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2）计数器
计数器是一种对输入脉冲数目进行计数的时序逻辑电路，被计数的脉冲信号称为计数脉冲。计数器除计数外，还可以实现定时、分频等，在计算机及数字系统中应用极广。
计数器种类很多，通常有如下不同的分类方法。
（1）按逻辑功能可分为加法计数器、减法计数器和可逆计数器。
（2）按计数进制可分为二进制计数器、十进制计数器和任意进制计数器等。
①异步清零。 0时，Hale Waihona Puke Baidu数器输出被直接清零，与其他输入端的状态无关。
②同步并行预置数。在 1条件下，当 0且有时钟脉冲CP的上升沿作用时， 、 、 、 输入端的数据 、 、 、 将分别被 、 、 、 所接收。
③保持。在 1条件下，当 0，不管有无CP脉冲作用，计数器都将保持原有状态不变。需要说明的是，当 0， 1时，进位输出RCO也保持不变；而当 0时，不管EP状态如何，进位输出RCO=0。
第十三章 触发器和时序逻辑电路
13.1重点内容提要
时序逻辑电路由组合逻辑电路和具有记忆作用的触发器构成。时序逻辑电路的特点是：其输出不仅仅取决于电路的当前输入，而且还与电路的原来状态有关。
1． 双稳态触发器
双稳态触发器的特点：
1）.有两个互补的输出端Q和 。
2）．有两个稳定状态。“1”状态和“0”状态。通常将Q= 1和 = 0称为“1”状态，而把Q= 0和 = 1称为“0”状态。
（3）时序电路的输出方程。
2．将驱动方程代入相应触发器的特性方程，求得电路的状态方程（或次态方程）。
3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态转换图或时序图。
4．根据电路的状态转换图说明该时序逻辑电路的逻辑功能。
3．典型的时序逻辑电路
在数字系统中，最典型的时序逻辑电路是寄存器和计数器。
图13.3.3555集成定时器的内部逻辑电路图
555定时器功能如表13.1.2所示。
表
输 入
输 出
复位
输出
晶体管T
0
×
×
0
导通
1
0
导通
1
1
截止
1
保持
保持
555定时器外加少量的阻容元件就可以组成性能稳定而精确的多谐振荡器、单稳电路、施密特触发器等，应用十分广泛。
13．2典型题解
例1：画出与非门构成的基本RS触发器 的波形， 的波形如图13.2.1所示。
1）寄存器
寄存器是用来存储数据或运算结果的一种常用逻辑部件。寄存器的主要组成部分是在双稳态触发器基础上加上一些逻辑门构成。按功能分，寄存器分为数码寄存器和移位寄存器。移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。通常有左移寄存器、右移寄存器、双向移位寄存器和循环移位寄存器。移位寄存器可实现数据的串行、并行转换，数据的运算和数据的处理等。
3）．当输入信号不发生变化时，触发器状态稳定不变。
4）．在一定输入信号作用下，触发器可以从一个稳定状态转移到另一个稳定状态。
按其逻辑功能，触发器可分为：RS触发器，JK触发器、D触发器、T触发器和T’触发器。
各时钟控制触发器的逻辑符号和逻辑功能见表13.1.1：
表13.1.1钟控制触发器的逻辑符号和逻辑功
（3）按工作方式可分为同步计数器和异步计数器。
集成电路74161型四位同步二进制计数器
图13.1.1为74161型四位同步二进制可预置计数器的外引线排列图及其逻辑符号，其中 是异步
(a)外引线排列图(b)逻辑符号
图13
清零端， 是预置数控制端， 是预置数据输入端，EP和ET是计数控制端，Q3Q2Q1Q0是计数输出端，RCO是进位输出端。74161型四位同步二进制计数器具有以下功能：
例4设下降沿触发的JK触发器时钟脉冲和J、K信号的波形,如图13.2.7所示试画出输出端Q的波形。设触发器的初始状态为0。
13.2.7 例4的输入波形图
解:输出端Q的波形如图13.2.8所示。
13.2.8 例4的触发器 的输出波形图
例5分析图13.2.9所示的同步时序逻辑电路的功能。
图13.2.1基本 RS 触发器波形， 的波形
解:画出与非门构成的基本RS触发器 的波形，如图13.2.2所示。
图13.2.2例1的波形图
例2如图13.2.3所示，运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。
图13.2.3例2的图
解:运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出的电路如图13.2.4所示。
图13.1.274LS290异步十进制计数器
4．通用集成定时器555
通用集成定时器555是一种将模拟电路和数字逻辑电路巧妙地组合在一起的中规模集成电路。通用集成定时器的内部逻辑电路图如图13.3.3所示，它由三个电阻值为5 kΩ的电阻组成的分压器、两个比较器 和 、基本RS触发器、输出级和放电管等五部分组成。
名称
逻辑符号
次态方程
RS触发器
0
（约束方程）
JK触发器
D触发器
T触发器
T’触发器
把一种已有的触发器通过加入转换逻辑电路，可以转换成为另一种功能的触发器。
2．同步时序逻辑电路的分析
同步时序逻辑电路的分析步骤如下：
1．由给定的逻辑电路图写出下列各逻辑方程式：
（1）各触发器的特性方程。
（2）各触发器的驱动方程。
④计数。当 1，且有时钟脉冲CP的上升沿作用时，74161处于计数状态。
集成电路74LS290异步十进制计数器。其外引线排列图如图13.1.2所示。它由一个一位二进制计数器和一个异步五进制计数器组成。如果计数脉冲由 端输入，输出由 端引出，即得二进制计数器；如果计数脉冲由 端输入，输出由 引出，即是五进制计数器；如果将 与 相连，计数脉冲由 输入，输出由 引出，即得8421码十进制计数器。因此，又称此电路为二-五-十进制计数器。当复位输入 1，且置位输入 0时，74LS290的输出被直接清零；只要置位输入 1，则74LS290的输出将被直接置9，即 1001；只有同时满足 0和 0时，才能在计数脉冲(下降沿)作用下实现二-五-十进制加法计数。
图13.2.4例2的电路图和波形图
例3：画出如图13.2.5所示的输入信号下，钟控RS触发器 的输出波形（设Q的初始态为“0”态）
13.2.5 例3的输入波形图
解:CP高电平时触发器状态由R、S确定。钟控RS触发器 的输出波形如图13.2.6所示。
13.2.6 例3的钟控 RS 触发器 的输出波形图
计数器是一种对输入脉冲数目进行计数的时序逻辑电路，被计数的脉冲信号称为计数脉冲。计数器除计数外，还可以实现定时、分频等，在计算机及数字系统中应用极广。
计数器种类很多，通常有如下不同的分类方法。
（1）按逻辑功能可分为加法计数器、减法计数器和可逆计数器。
（2）按计数进制可分为二进制计数器、十进制计数器和任意进制计数器等。
①异步清零。 0时，Hale Waihona Puke Baidu数器输出被直接清零，与其他输入端的状态无关。
②同步并行预置数。在 1条件下，当 0且有时钟脉冲CP的上升沿作用时， 、 、 、 输入端的数据 、 、 、 将分别被 、 、 、 所接收。
③保持。在 1条件下，当 0，不管有无CP脉冲作用，计数器都将保持原有状态不变。需要说明的是，当 0， 1时，进位输出RCO也保持不变；而当 0时，不管EP状态如何，进位输出RCO=0。
第十三章 触发器和时序逻辑电路
13.1重点内容提要
时序逻辑电路由组合逻辑电路和具有记忆作用的触发器构成。时序逻辑电路的特点是：其输出不仅仅取决于电路的当前输入，而且还与电路的原来状态有关。
1． 双稳态触发器
双稳态触发器的特点：
1）.有两个互补的输出端Q和 。
2）．有两个稳定状态。“1”状态和“0”状态。通常将Q= 1和 = 0称为“1”状态，而把Q= 0和 = 1称为“0”状态。
（3）时序电路的输出方程。
2．将驱动方程代入相应触发器的特性方程，求得电路的状态方程（或次态方程）。
3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态转换图或时序图。
4．根据电路的状态转换图说明该时序逻辑电路的逻辑功能。
3．典型的时序逻辑电路
在数字系统中，最典型的时序逻辑电路是寄存器和计数器。
图13.3.3555集成定时器的内部逻辑电路图
555定时器功能如表13.1.2所示。
表
输 入
输 出
复位
输出
晶体管T
0
×
×
0
导通
1
0
导通
1
1
截止
1
保持
保持
555定时器外加少量的阻容元件就可以组成性能稳定而精确的多谐振荡器、单稳电路、施密特触发器等，应用十分广泛。
13．2典型题解
例1：画出与非门构成的基本RS触发器 的波形， 的波形如图13.2.1所示。
1）寄存器
寄存器是用来存储数据或运算结果的一种常用逻辑部件。寄存器的主要组成部分是在双稳态触发器基础上加上一些逻辑门构成。按功能分，寄存器分为数码寄存器和移位寄存器。移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。通常有左移寄存器、右移寄存器、双向移位寄存器和循环移位寄存器。移位寄存器可实现数据的串行、并行转换，数据的运算和数据的处理等。
3）．当输入信号不发生变化时，触发器状态稳定不变。
4）．在一定输入信号作用下，触发器可以从一个稳定状态转移到另一个稳定状态。
按其逻辑功能，触发器可分为：RS触发器，JK触发器、D触发器、T触发器和T’触发器。
各时钟控制触发器的逻辑符号和逻辑功能见表13.1.1：
表13.1.1钟控制触发器的逻辑符号和逻辑功
（3）按工作方式可分为同步计数器和异步计数器。
集成电路74161型四位同步二进制计数器
图13.1.1为74161型四位同步二进制可预置计数器的外引线排列图及其逻辑符号，其中 是异步
(a)外引线排列图(b)逻辑符号
图13
清零端， 是预置数控制端， 是预置数据输入端，EP和ET是计数控制端，Q3Q2Q1Q0是计数输出端，RCO是进位输出端。74161型四位同步二进制计数器具有以下功能：
例4设下降沿触发的JK触发器时钟脉冲和J、K信号的波形,如图13.2.7所示试画出输出端Q的波形。设触发器的初始状态为0。
13.2.7 例4的输入波形图
解:输出端Q的波形如图13.2.8所示。
13.2.8 例4的触发器 的输出波形图
例5分析图13.2.9所示的同步时序逻辑电路的功能。
图13.2.1基本 RS 触发器波形， 的波形
解:画出与非门构成的基本RS触发器 的波形，如图13.2.2所示。
图13.2.2例1的波形图
例2如图13.2.3所示，运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。
图13.2.3例2的图
解:运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出的电路如图13.2.4所示。
图13.1.274LS290异步十进制计数器
4．通用集成定时器555
通用集成定时器555是一种将模拟电路和数字逻辑电路巧妙地组合在一起的中规模集成电路。通用集成定时器的内部逻辑电路图如图13.3.3所示，它由三个电阻值为5 kΩ的电阻组成的分压器、两个比较器 和 、基本RS触发器、输出级和放电管等五部分组成。
名称
逻辑符号
次态方程
RS触发器
0
（约束方程）
JK触发器
D触发器
T触发器
T’触发器
把一种已有的触发器通过加入转换逻辑电路，可以转换成为另一种功能的触发器。
2．同步时序逻辑电路的分析
同步时序逻辑电路的分析步骤如下：
1．由给定的逻辑电路图写出下列各逻辑方程式：
（1）各触发器的特性方程。
（2）各触发器的驱动方程。
④计数。当 1，且有时钟脉冲CP的上升沿作用时，74161处于计数状态。
集成电路74LS290异步十进制计数器。其外引线排列图如图13.1.2所示。它由一个一位二进制计数器和一个异步五进制计数器组成。如果计数脉冲由 端输入，输出由 端引出，即得二进制计数器；如果计数脉冲由 端输入，输出由 引出，即是五进制计数器；如果将 与 相连，计数脉冲由 输入，输出由 引出，即得8421码十进制计数器。因此，又称此电路为二-五-十进制计数器。当复位输入 1，且置位输入 0时，74LS290的输出被直接清零；只要置位输入 1，则74LS290的输出将被直接置9，即 1001；只有同时满足 0和 0时，才能在计数脉冲(下降沿)作用下实现二-五-十进制加法计数。
图13.2.4例2的电路图和波形图
例3：画出如图13.2.5所示的输入信号下，钟控RS触发器 的输出波形（设Q的初始态为“0”态）
13.2.5 例3的输入波形图
解:CP高电平时触发器状态由R、S确定。钟控RS触发器 的输出波形如图13.2.6所示。
13.2.6 例3的钟控 RS 触发器 的输出波形图