射频收发系统设计
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基站射频收发设计Maxim Integrated Products
接收(RX)通道结构与设计Dan Terlep, RX系统专家与产品定义专家
接收(RX)通道
¾关键系统参数概述（以WCDMA为例）¾接收通道的不同架构及其优缺点
¾ADC指标要求
¾ADC驱动与滤波考虑
¾混频器关键指标要求
¾ADC原理与布线技巧
¾ADC测量所面临的挑战和技术
¾高速ADC进口许可证申请与建议
WCDMA系统规范说明
接收(RX)通道
¾关键系统参数概述（以WCDMA为例）¾接收通道的不同架构及其优缺点
¾ADC指标要求
¾ADC驱动与滤波考虑
¾混频器关键指标要求
¾ADC原理与布线技巧
¾ADC测量所面临的挑战和技术
¾高速ADC进口许可证申请与建议
接收器结构
¾二次下变频转换中频欠采样(DDC)
¾一次下变频转换中频欠采样(SDC)
¾直接变换或零中频接收器(DCR或ZIF)
二次下变频转换中频欠采样结构的优势
¾ADC量化较低频率的中频的模拟信号
¾利用中频滤波器的频率选择性衰减信道外的阻塞信号电平(降低对后续元器件动态范围的要求)
¾系统的总体最佳动态范围取决于中频滤波器的频响特性
二次下变频转换中频欠采样结构的缺点¾元器件数量较多
¾占用较大的电路板尺寸
¾成本最高
¾每一级下变频转换均需要镜频抑制滤波器
¾每一级下变频转换的半中频杂散信号限制了中频选择性¾由于采用二次混频架构，提高了频率规划的复杂性
一次下变频转换中频欠采样的优势
¾只需要一次下变频转换
¾成本低于二次变换结构
¾电路板尺寸小于二次变换结构
¾由于采用一次混频结构，简化了频率规划
一次下变频转换中频欠采样的缺点
¾ADC量化较高频率的模拟信号
¾比ZIF结构需要更大的电路板尺寸
¾与ZIF结构相比，频率规划更困难
¾成本高于ZIF结构
零中频结构的优势
¾与其它结构相比电路更简单
¾总体成本最低
¾ADC工作在较低的输入频率，可获得最佳的系统性能¾频率规划最简单
¾无需RF镜频抑制滤波器
RX Architecture Comparison Summary
接收(RX)通道
¾关键系统参数的概述（以WCDMA为例）¾接收通道的不同架构及其优缺点
¾ADC转换器指标要求
¾ADC驱动与滤波考虑
¾混频器关键指标要求
¾ADC原理与布线技巧
¾ADC测量所面临的挑战和技术
¾高速ADC进口许可证申请与建议
确定ADC指标的步骤
¾确定系统的噪声系数NF
¾确定模拟电路级联后的NF (ADC除外)
¾根据系统要求选择ADC时钟速率
¾从等效噪声系数NF确定SSNF或已知SSNF确定NF ¾计算没有阻塞情况下ADC前级电路的功率增益
¾确定ADC输入端的最高阻塞电平
¾确定ADC FS的“余量”要求
¾计算存在阻塞情况下ADC前级电路的功率增益
¾存在阻塞情况下所容许的ADC指标
¾确定ADC SNR
¾确定ADC SFDR
¾确定ADC IM3
阻塞信号电平考虑
¾ADC输入端的最高阻塞电平(接收通道频带内或频带外)
¾不会对中频带宽内的任何阻塞信号进行衰减
¾阻塞信号可能在RX频带内，中频滤波器或许只衰减部分阻塞信号
¾阻塞信号可能靠近RX的频带边沿，RF滤波器或许只衰减部分阻塞信号
ADC余量考虑
¾余量是指ADC满量程电平与最大输入信号之差
¾通常, 我们不希望阻塞电平的峰值高于ADC满量程电平峰值
ADC阻塞信号假设
¾阻塞信号是连续波(CW)单音信号
¾根据信号特征和增益容差，选择设计余量= 7dB ¾假设天线端阻塞信号为-30dBm RMS
¾计算从天线到ADC的增益, PG1:
= FS –7dB –阻塞信号电平
= +4dBm –7dB –(-30dBm)
= 27dB, 或从33dB标称增益降低6dB
接收(RX)通道
¾关键系统参数概述（以WCDMA为例）¾接收通道的不同架构及其优缺点
¾ADC指标要求
¾ADC驱动与滤波考虑
¾混频器关键指标要求
¾ADC原理与布线技巧
¾ADC测量所面临的挑战和技术
¾高速ADC进口许可证申请与建议
混叠滤波考虑
¾给出了三个奈奎斯特频段(见下页)。
¾假设ADC满功率输入带宽大于600MHz。
¾高达16次奈奎斯特谐波的频率会混叠到有效信号带宽内。
¾第1和第3混叠频段的中心频率与奈奎斯特频带边沿的偏差分别为∆f1和∆f2。
¾来自一个混叠频段的噪声将使信噪比(SNR)降低10 x log(2)或3dB。
¾来自15个混叠频段的噪声理论上使信噪比降低10 x log (15) = 11.8dB。¾如果对频率最接近混叠频段边沿的信号衰减至少16dB，则ADC的噪声指标仅下降0.2dB。
¾当ADC驱动器的谐波可能混叠到信号频带时，必需通过抗混叠滤波器将其衰减到所要求的电平以下。
混叠频率
MAX2055 ADC驱动器