信号完整性2 -- 于博士

信号完整性B001：走线的参考平面在哪？

时间：2013.08.09 浏览次数：3038

很多人对于PCB走线的参考平面感到迷惑，经常有人问：对于内层走线，如果走线一侧是VCC，另一侧是GND，那么哪个是参考平面？

要弄清楚这个问题，必须对了解传输线的概念。我们知道，必须使用传输线来分析PCB上的信号传输，才能解释高速电路中出现的各种现象。最简单的传输线包括两个基本要素：信号路径、参考路径（也称为返回路径）。信号在传输线上是以电磁波的形式传输的，传输线的两个基本要素构成了电磁波传输的物理环境。从电磁波传输的角度来讲，信号路径和参考路径一道构成了一个特殊物理结构，电磁波在这个结构中传输。从电流回路角度来讲，信号路径承载信号电流，参考路径承载返回电流，因此参考路径也称为返回路径。

对于PCB上的表层走线，走线和下面的平面层共同构成了电磁波传输的物理环境。这里，走线下面的平面到底是什么网络属性无所谓，VCC、GND、甚至是没有网络的孤立铜皮，都可以构成这样的电磁波传输环境，关键在于下面的平面是导体，这就够了。信号路径是表层走线，所以下面的平面就是参考路径。对于PCB上这一特殊结构，参考路径是以平面的形式出现的，所以也叫参考平面。从电流回路的角度来说，参考平面承载着信号的返回电流，所以也叫返回平面。下面的图显示了表层走线的场分布和电流分布。这里参考平面的作用应该很清楚了：作为电磁波传输物理环境的一部分（从电磁波传输角度）、作为电流返回路径（从电流回路角度）。

如果搞懂了上面的逻辑，那么内层走线的参考平面在哪就很清楚了，走线、上方平面、下方平面3者共同构成了电磁波传输的物理环境，所以上下两个平面都是信号的参考路径，也就是参考平面，从下面的场分布图中可以很清楚的看到物理环境和场分布的关系。从构成电流回路的角度来看，下图的电流分布图也很清晰的显示出返回电流的分布，如果两个平面和走线之间的间距近似相等，那么两个平面上的返回电流也近似相等，此时，两个平面同样重要。从这个角度也能很好的理解两个平面都是参考平面。如果还是无法理解为什么两个平面都是参考平面，不防好好看看下面的这个图，无论从哪个方面来看，两个平面是完全对称的，为什么还纠结哪个是参考平面，如果一个是，那么另一个为什么不是？

理解参考平面的最直接的方法就是“构成电磁波传输的物理环境”。

看看感到困惑的结构，是否满足这个条件？

很宽的无网络孤立铜皮可以么？

当然导体必须是“平面形式”才能称为“参考平面”，要不然何来平面之说！

信号完整性B002：关于SI设计与SI仿真的一点浅见

时间：2013.08.12 浏览次数：2192

看到有很多人执着于仿真，也有人提到软件仿真与实际不相符的问题，谈谈我自己的一些看法。

很多情况下，一个软件没法搞定所有 SI 问题。商用软件一般是不会跑错的，尤其是一些经典的软件，经过了多年的工程验证，千锤百炼，没有问题。错的只是软件的用法，不同的软件解决的问题不同，也有一定的适用范围，在他的能力范围内，仿真结果是值得信赖的。一定注意不能让软件做他做不了的事。

仿真和实际不相符还有一个原因，模型问题。有些器件，网上给出的模型有问题。用有问题的模型来仿，结果也一定有问题。模型能不能用，要设计者自己来判断。另外，仿真的时候要考虑所有的影响因素，软件不可能把所有的因素考虑在内，仿真只是针对某一个问题。怎么处理这些复杂的因素不是软件本身的事，这些应该是设计者的事。怎么灵活应用工具解决实际问题，需要相当深厚的理论功底，这点才是真正考验设计者的地方。一个工程师能力如何，在这个问题上能充分的表现出来。

不能盲目相信网上的一些 Design rules，有些是错的，有些适用范围很窄。有些虽然具有一定的普适性，但也只是一个指导方向，不可能给出一个量化指标，但是工程中恰恰需要的是量化的指标。所以很多人都会有这个困惑，遵循了所有的 rule，但是没什么太大的效果，原因就在于没有量化的指标，有些问题差一点点结果就会差很多，搞微波电路的人最清楚这个问题。

SI 设计是个很个性化的活，每一个设计都可能不一样。

SI 问题很复杂，涉及的因素很多，具体工程设计中，要分清哪些是致命的因素，哪些是很重要的，哪些是有影响但是影响有限的，关注并解决主要问题，而不是把精力分散到所有问题上，这是工程设计的关键。很多人花了很大的精力去解决一些细枝末节的问题，而忽略了最重要的影响因素，导致设计失败，归根结底，其原因在于目标错了而自己还不知道。一句老话：擒贼先擒王！

SI 设计是一个系统工程，不是一两个措施就能搞定的。

仿真软件对 SI 设计非常非常重要，但最重要的却不是软件，而是设计者头脑中的知识。

信号完整性B003：串联端接电阻对信号上升时间的影响

时间：2013.08.15 浏览次数：2306

信号反射是信号完整性中一个最基本的问题。串联端接是高速电路设计中是抑制信号反射最常用的措施。多大的端接电阻合适，通常仿真来解决。也许你在做信号完整性仿真的时候会发现一个非常有趣的现象：串联端接电阻的阻值大小会影响到接收端波形上升沿的的陡峭程度，当使用较大电阻的时候，上升沿会变缓。你注意过这个现象吗？

产生这个现象的原因是多方面的，其中最主要的是由于接收器存在输入电容。下图三条曲线是在端接电阻相同但接收器输入电容不同的情况下得到的接收端信号波形。红色波形表示没有输入电容（虚构的接收器），蓝色波形对应5pF 输入电容，紫色波形对应10pF输入电容。输入电容大小对边沿影响很大，为什么？

我们知道，信号边沿陡峭程度和信号的带宽有关，边沿越陡峭，带宽越大。但是现在对于同一个信号，不同的电容确产生不同的信号边沿，说明电容影响了信号的带宽，问题是电容怎样影响信号带宽的呢？看看整个互连中有什么？端接电阻、输入电容，很自然的联想到RC滤波电路。事实上，影响最大的就是它。一阶RC滤波网络是典型的低通滤波，这是这个滤波器限制了信号的带宽。或者从另一个角度来看，端接电阻、传输线阻抗、输入电容共同构成了一个RC充电电路，电容上的电压呈指数变化规律，关键的参数为时间常数。电容越大，时间常数越大，电容电压变化越缓慢，信号边沿也就越缓。

现在回到端接电阻来，对于RC网络，R同样影响滤波器带宽，或者影响RC充电电路的时间常数。R增加对信号边沿的影响和电容增加类似，同样会导致信号边沿变缓。下图是输入电容固定，端接电阻不同的情况下，接收端信号波形。蓝色波形对应端接电阻30欧，绿色波形对应端接电阻50欧。端接电阻对信号边沿的影响很明显。顺便提一句：注意一下绿色波形顶部的那个台阶，那是由于端接电阻太大，传输线上入射波形电压幅度小，接收端反射后仍然达不到满幅度。这在某些情况下可能会对信号传输有影响

相信很多人都观察到了这种现象，但似乎很少有人深究背后原因。的确，通常情况下端接电阻引起的信号边沿变缓没有致命的影响，但是这个现象背后的机理却非常有用。有时候一些看起来有些奇怪的解决措施就和这个有关。

给出几条提示供大家思考：1、边沿变缓有什么好处？2、为什么有时候链路中间会串接电阻？3、为什么有些特殊情况下走线末端接收器之前要串接电阻？4、解决接收端信号边沿的回勾能不能用到这个机理？

很多时候看似没用的东西其实很有价值，关键在于你能否把它挖掘出来，能否灵活运用。信号完整性设计中的很多奇思妙想都来源于基础理论。