电源完整性设计详解
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4.1 从储能的角度来说明电容退耦原理。.............................................. - 3 4.2 从阻抗的角度来理解退耦原理。...................................................... - 4 5 实际电容的特性............................................................................................ - 5 6 电容的安装谐振频率.................................................................................... - 8 7 局部去耦设计方法...................................................................................... - 10 8 电源系统的角度进行去耦设计.................................................................. - 12 8.1 著名的 Target Impedance（目标阻抗）.......................................... - 12 8.2 需要多大的电容量............................................................................ - 13 8.3 相同容值电容的并联........................................................................ - 15 8.4 不同容值电容的并联与反谐振（Anti-Resonance）...................... - 16 8.5 ESR 对反谐振（Anti-Resonance）的影响 ...................................... - 17 8.6 怎样合理选择电容组合.................................................................... - 18 8.7 电容的去耦半径................................................................................ - 20 8.8 电容的安装方法................................................................................ - 21 9 结束语.......................................................................................................... - 24 -
4.1 从储能的角度来说明电容退耦原理。
在制作电路板时，通常会在负载芯片周围放置很多电容，这些电容就起到电源退耦作用。
文章来源：于博士信号完整性研究网 www.sig007.com
-3-
电源完整性设计详解
原创：于争 博士
其原理可用图 1 说明。
3、电源噪声是如何产生的？
电源系统的噪声来源有三个方面： 第一，稳压电源芯片本身的输出并不是恒定的，会有一定的波纹。这是由稳压芯片自身 决定的，一旦选好了稳压电源芯片，对这部分噪声我们只能接受，无法控制。 第二，稳压电源无法实时响应负载对于电流需求的快速变化。稳压电源芯片通过感知其 输出电压的变化，调整其输出电流，从而把输出电压调整回额定输出值。多数常用的稳压源
2、电源系统噪声余量分析
绝大多数芯片都会给出一个正常工作的电压范围，这个值通常是±5%。例如：对于 3.3V 电压，为满足芯片正常工作，供电电压在 3.13V 到 3.47V 之间，或 3.3V±165mV。对于 1.2V 电压，为满足芯片正常工作，供电电压在 1.14V 到 1.26V 之间，或 1.2V±60mV。这些限制 可以在芯片 datasheet 中的 recommended operating conditions 部分查到。这些限制要考 虑两个部分，第一是稳压芯片的直流输出误差，第二是电源噪声的峰值幅度。老式的稳压芯 片的输出电压精度通常是±2.5%，因此电源噪声的峰值幅度不应超过±2.5%。当然随着芯片
文章来源：于博士信号完整性研究网 www.sig007.com
电源完整性设计详解
电源完整性设计详解
原创：于争 博士
1、为什么要重视电源噪声问题？
芯片内部有成千上万个晶体管，这些晶体管组成内部的门电路、组合逻辑、寄存器、计 数器、延迟线、状态机、以及其他逻辑功能。随着芯片的集成度越来越高，内部晶体管数量 越来越大。芯片的外部引脚数量有限，为每一个晶体管提供单独的供电引脚是不现实的。芯 片的外部电源引脚提供给内部晶体管一个公共的供电节点，因此内部晶体管状态的转换必然 引起电源噪声在芯片内部的传递。
文章来源：于博士信号完整性研究网 www.sig007.com
-1-
电源完整性设计详解
原创：于争 博士
工艺的提高，现代的稳压芯片直流精度更高，可能会达到±1%以下，TI 公司的开关电源芯 片 TPS54310 精度可达±1%，线性稳压源 AMS1117 可达±0.2%。但是要记住，达到这样的精 度是有条件的，包括负载情况，工作温度等限制。因此可靠的设计还是以±2.5%这个值更把 握些。如果你能确保所用的芯片安装到电路板上后能达到更高的稳压精度，那么你可以为你 的这款设计单独进行噪声余量计算。本文着重电源部分设计的原理说明，电源噪声余量将使 用±2.5%这个值。
对内部各个晶体管的操作通常由内核时钟或片内外设时钟同步，但是由于内部延时的差 别，各个晶体管的状态转换不可能是严格同步的，当某些晶体管已经完成了状态转换，另一 些晶体管可能仍处于转换过程中。芯片内部处于高电平的门电路会把电源噪声传递到其他门 电路的输入部分。如果接受电源噪声的门电路此时处于电平转换的不定态区域，那么电源噪 声可能会被放大，并在门电路的输出端产生矩形脉冲干扰，进而引起电路的逻辑错误。芯片 外部电源引脚处的噪声通过内部门电路的传播，还可能会触发内部寄存器产生状态转换。
4、电容退耦的两种解释
采用电容退耦是解决电源噪声问题的主要方法。这种方法对提高瞬态电流的响应速度， 降低电源分配系统的阻抗都非常有效。
对于电容退耦，很多资料中都有涉及，但是阐述的角度不同。有些是从局部电荷存储（即 储能）的角度来说明，有些是从电源分配系统的阻抗的角度来说明，还有些资料的说明更为 混乱，一会提储能，一会提阻抗，因此很多人在看资料的时候感到有些迷惑。其实，这两种 提法，本质上是相同的，只不过看待问题的视角不同而已。为了让大家有个清楚的认识，本 文分别介绍一下这两种解释。
文章来源：于博士信号完整性研究网 www.sig007.com
-2-
电源完整性设计详解
原创：于争 博士
调整电压的时间在毫秒到微秒量级。因此，对于负载电流变化频率在直流到几百 KHz 之间 时，稳压源可以很好的做出调整，保持输出电压的稳定。当负载瞬态电流变化频率超出这一 范围时，稳压源的电压输出会出现跌落，从而产生电源噪声。现在，微处理器的内核及外设 的时钟频率已经超过了 600 兆赫兹，内部晶体管电平转换时间下降到 800 皮秒以下。这要求 电源分配系统必须在直流到 1GHz 范围内都能快速响应负载电流的变化，但现有稳压电源芯 片不可能满足这一苛刻要求。我们只能用其他方法补偿稳压源这一不足，这涉及到后面要讲 的电源去耦。
电源噪声余量计算非常简单，方法如下： 比如芯片正常工作电压范围为 3.13V 到 3.47V 之间，稳压芯片标称输出 3.3V。安装到 电路板上后，稳压芯片输出 3.36V。那么容许电压变化范围为 3.47-3.36=0.11V=110mV。稳 压芯片输出精度±1%，即±3.363*1%=±33.6 mV。电源噪声余量为 110-33.6=76.4 mV。 计算很简单，但是要注意四个问题： 第一，稳压芯片输出电压能精确的定在 3.3V 么？外围器件如电阻电容电感的参数也不 是精确的，这对稳压芯片的输出电压有影响，所以这里用了 3.36V 这个值。在安装到电路板 上之前，你不可能预测到准确的输出电压值。 第二，工作环境是否符合稳压芯片手册上的推荐环境？器件老化后参数还会和芯片手册 上的一致么？ 第三，负载情况怎样？这对稳压芯片的输出电压也有影响。 第四，电源噪声最终会影响到信号质量。而信号上的噪声来源不仅仅是电源噪声，反射 串扰等信号完整性问题也会在信号上叠加噪声，不能把所有噪声余量都分配给电源系统。所 以，在设计电源噪声余量的时候要留有余地。 另一个重要问题是：不同电压等级，对电源噪声余量要求不一样，按±2.5%计算的话， 1.2V 电压等级的噪声余量只有 30mV。这是一个很苛刻的限制，设计的时候要谨慎些。模拟 电路对电源的要求更高。电源噪声影响时钟系统，可能会引起时序匹配问题。因此必须重视 电源噪声问题。
电源完整性Hale Waihona Puke Baidu计详解
原创：于争 博士
于博士信号完整性研究网 www.sig007.com
电源完整性设计详解
作者：于争 博士 2009 年 4 月 10 日
文章来源：于博士信号完整性研究网 www.sig007.com
电源完整性设计详解
目录
原创：于争 博士
1 为什么要重视电源噪声问题？.................................................................... - 1 2 电源系统噪声余量分析................................................................................ - 1 3 电源噪声是如何产生的？............................................................................ - 2 4 电容退耦的两种解释.................................................................................... - 3 -
除了对芯片本身工作状态产生影响外，电源噪声还会对其他部分产生影响。比如电源噪 声会影响晶振、PLL、DLL 的抖动特性，AD 转换电路的转换精度等。解释这些问题需要非常 长的篇幅，本文不做进一步介绍，有兴趣的可以关注于博士信号完整性研究网，我会在后续 文章中详细讲解。
由于最终产品工作温度的变化以及生产过程中产生的不一致性，如果是由于电源系统产 生的问题，电路将非常难调试，因此最好在电路设计之初就遵循某种成熟的设计规则，使电 源系统更加稳健。
第三，负载瞬态电流在电源路径阻抗和地路径阻抗上产生的压降。PCB 板上任何电气 路径不可避免的会存在阻抗，不论是完整的电源平面还是电源引线。对于多层板，通常提供 一个完整的电源平面和地平面，稳压电源输出首先接入电源平面，供电电流流经电源平面， 到达负载电源引脚。地路径和电源路径类似，只不过电流路径变成了地平面。完整平面的阻 抗很低，但确实存在。如果不使用平面而使用引线，那么路径上的阻抗会更高。另外，引脚 及焊盘本身也会有寄生电感存在，瞬态电流流经此路径必然产生压降，因此负载芯片电源引 脚处的电压会随着瞬态电流的变化而波动，这就是阻抗产生的电源噪声。在电源路径表现为 负载芯片电源引脚处的电压轨道塌陷，在地路径表现为负载芯片地引脚处的电位和参考地电 位不同（注意，这和地弹不同，地弹是指芯片内部参考地电位相对于板级参考地电位的跳变）。
4.1 从储能的角度来说明电容退耦原理。
在制作电路板时，通常会在负载芯片周围放置很多电容，这些电容就起到电源退耦作用。
文章来源：于博士信号完整性研究网 www.sig007.com
-3-
电源完整性设计详解
原创：于争 博士
其原理可用图 1 说明。
3、电源噪声是如何产生的？
电源系统的噪声来源有三个方面： 第一，稳压电源芯片本身的输出并不是恒定的，会有一定的波纹。这是由稳压芯片自身 决定的，一旦选好了稳压电源芯片，对这部分噪声我们只能接受，无法控制。 第二，稳压电源无法实时响应负载对于电流需求的快速变化。稳压电源芯片通过感知其 输出电压的变化，调整其输出电流，从而把输出电压调整回额定输出值。多数常用的稳压源
2、电源系统噪声余量分析
绝大多数芯片都会给出一个正常工作的电压范围，这个值通常是±5%。例如：对于 3.3V 电压，为满足芯片正常工作，供电电压在 3.13V 到 3.47V 之间，或 3.3V±165mV。对于 1.2V 电压，为满足芯片正常工作，供电电压在 1.14V 到 1.26V 之间，或 1.2V±60mV。这些限制 可以在芯片 datasheet 中的 recommended operating conditions 部分查到。这些限制要考 虑两个部分，第一是稳压芯片的直流输出误差，第二是电源噪声的峰值幅度。老式的稳压芯 片的输出电压精度通常是±2.5%，因此电源噪声的峰值幅度不应超过±2.5%。当然随着芯片
文章来源：于博士信号完整性研究网 www.sig007.com
电源完整性设计详解
电源完整性设计详解
原创：于争 博士
1、为什么要重视电源噪声问题？
芯片内部有成千上万个晶体管，这些晶体管组成内部的门电路、组合逻辑、寄存器、计 数器、延迟线、状态机、以及其他逻辑功能。随着芯片的集成度越来越高，内部晶体管数量 越来越大。芯片的外部引脚数量有限，为每一个晶体管提供单独的供电引脚是不现实的。芯 片的外部电源引脚提供给内部晶体管一个公共的供电节点，因此内部晶体管状态的转换必然 引起电源噪声在芯片内部的传递。
文章来源：于博士信号完整性研究网 www.sig007.com
-1-
电源完整性设计详解
原创：于争 博士
工艺的提高，现代的稳压芯片直流精度更高，可能会达到±1%以下，TI 公司的开关电源芯 片 TPS54310 精度可达±1%，线性稳压源 AMS1117 可达±0.2%。但是要记住，达到这样的精 度是有条件的，包括负载情况，工作温度等限制。因此可靠的设计还是以±2.5%这个值更把 握些。如果你能确保所用的芯片安装到电路板上后能达到更高的稳压精度，那么你可以为你 的这款设计单独进行噪声余量计算。本文着重电源部分设计的原理说明，电源噪声余量将使 用±2.5%这个值。
对内部各个晶体管的操作通常由内核时钟或片内外设时钟同步，但是由于内部延时的差 别，各个晶体管的状态转换不可能是严格同步的，当某些晶体管已经完成了状态转换，另一 些晶体管可能仍处于转换过程中。芯片内部处于高电平的门电路会把电源噪声传递到其他门 电路的输入部分。如果接受电源噪声的门电路此时处于电平转换的不定态区域，那么电源噪 声可能会被放大，并在门电路的输出端产生矩形脉冲干扰，进而引起电路的逻辑错误。芯片 外部电源引脚处的噪声通过内部门电路的传播，还可能会触发内部寄存器产生状态转换。
4、电容退耦的两种解释
采用电容退耦是解决电源噪声问题的主要方法。这种方法对提高瞬态电流的响应速度， 降低电源分配系统的阻抗都非常有效。
对于电容退耦，很多资料中都有涉及，但是阐述的角度不同。有些是从局部电荷存储（即 储能）的角度来说明，有些是从电源分配系统的阻抗的角度来说明，还有些资料的说明更为 混乱，一会提储能，一会提阻抗，因此很多人在看资料的时候感到有些迷惑。其实，这两种 提法，本质上是相同的，只不过看待问题的视角不同而已。为了让大家有个清楚的认识，本 文分别介绍一下这两种解释。
文章来源：于博士信号完整性研究网 www.sig007.com
-2-
电源完整性设计详解
原创：于争 博士
调整电压的时间在毫秒到微秒量级。因此，对于负载电流变化频率在直流到几百 KHz 之间 时，稳压源可以很好的做出调整，保持输出电压的稳定。当负载瞬态电流变化频率超出这一 范围时，稳压源的电压输出会出现跌落，从而产生电源噪声。现在，微处理器的内核及外设 的时钟频率已经超过了 600 兆赫兹，内部晶体管电平转换时间下降到 800 皮秒以下。这要求 电源分配系统必须在直流到 1GHz 范围内都能快速响应负载电流的变化，但现有稳压电源芯 片不可能满足这一苛刻要求。我们只能用其他方法补偿稳压源这一不足，这涉及到后面要讲 的电源去耦。
电源噪声余量计算非常简单，方法如下： 比如芯片正常工作电压范围为 3.13V 到 3.47V 之间，稳压芯片标称输出 3.3V。安装到 电路板上后，稳压芯片输出 3.36V。那么容许电压变化范围为 3.47-3.36=0.11V=110mV。稳 压芯片输出精度±1%，即±3.363*1%=±33.6 mV。电源噪声余量为 110-33.6=76.4 mV。 计算很简单，但是要注意四个问题： 第一，稳压芯片输出电压能精确的定在 3.3V 么？外围器件如电阻电容电感的参数也不 是精确的，这对稳压芯片的输出电压有影响，所以这里用了 3.36V 这个值。在安装到电路板 上之前，你不可能预测到准确的输出电压值。 第二，工作环境是否符合稳压芯片手册上的推荐环境？器件老化后参数还会和芯片手册 上的一致么？ 第三，负载情况怎样？这对稳压芯片的输出电压也有影响。 第四，电源噪声最终会影响到信号质量。而信号上的噪声来源不仅仅是电源噪声，反射 串扰等信号完整性问题也会在信号上叠加噪声，不能把所有噪声余量都分配给电源系统。所 以，在设计电源噪声余量的时候要留有余地。 另一个重要问题是：不同电压等级，对电源噪声余量要求不一样，按±2.5%计算的话， 1.2V 电压等级的噪声余量只有 30mV。这是一个很苛刻的限制，设计的时候要谨慎些。模拟 电路对电源的要求更高。电源噪声影响时钟系统，可能会引起时序匹配问题。因此必须重视 电源噪声问题。
电源完整性Hale Waihona Puke Baidu计详解
原创：于争 博士
于博士信号完整性研究网 www.sig007.com
电源完整性设计详解
作者：于争 博士 2009 年 4 月 10 日
文章来源：于博士信号完整性研究网 www.sig007.com
电源完整性设计详解
目录
原创：于争 博士
1 为什么要重视电源噪声问题？.................................................................... - 1 2 电源系统噪声余量分析................................................................................ - 1 3 电源噪声是如何产生的？............................................................................ - 2 4 电容退耦的两种解释.................................................................................... - 3 -
除了对芯片本身工作状态产生影响外，电源噪声还会对其他部分产生影响。比如电源噪 声会影响晶振、PLL、DLL 的抖动特性，AD 转换电路的转换精度等。解释这些问题需要非常 长的篇幅，本文不做进一步介绍，有兴趣的可以关注于博士信号完整性研究网，我会在后续 文章中详细讲解。
由于最终产品工作温度的变化以及生产过程中产生的不一致性，如果是由于电源系统产 生的问题，电路将非常难调试，因此最好在电路设计之初就遵循某种成熟的设计规则，使电 源系统更加稳健。
第三，负载瞬态电流在电源路径阻抗和地路径阻抗上产生的压降。PCB 板上任何电气 路径不可避免的会存在阻抗，不论是完整的电源平面还是电源引线。对于多层板，通常提供 一个完整的电源平面和地平面，稳压电源输出首先接入电源平面，供电电流流经电源平面， 到达负载电源引脚。地路径和电源路径类似，只不过电流路径变成了地平面。完整平面的阻 抗很低，但确实存在。如果不使用平面而使用引线，那么路径上的阻抗会更高。另外，引脚 及焊盘本身也会有寄生电感存在，瞬态电流流经此路径必然产生压降，因此负载芯片电源引 脚处的电压会随着瞬态电流的变化而波动，这就是阻抗产生的电源噪声。在电源路径表现为 负载芯片电源引脚处的电压轨道塌陷，在地路径表现为负载芯片地引脚处的电位和参考地电 位不同（注意，这和地弹不同，地弹是指芯片内部参考地电位相对于板级参考地电位的跳变）。