存储系统

存储器
✓控制总线发出相应的读/写
最小系统模式
操作信号；
✓在数据总线上实现数据传 送。
CPU
地址锁存器 数据缓存器
较大系统：通过接口芯片与
总线控制器
系统总线连接。
存储器
大系统：设置专用存储总线。 较大系统模式
2020/3/24
10
➢ SRAM存储器容量扩展方法：
位扩展法：进行位数的扩充（加大字长）
例1：计算机位长为８，设计容量为8Kx8,可用的芯 片为8Kx1.
猝发式读取：局部连续数据可从SRAM读出。
2020/3/24
24
第3节 只读存储器和闪速存储器
➢ 存储介质：半导体 ➢ 特点：非易失性，读方式与SRAM相似。 ➢ 分类：
掩模只读存储器：芯片只有一种工作状态：读。 一次编程只读存储器：芯片有二种工作状态：写（一
次）、读。 多次编程只读存储器
✓EPROM：芯片有三种工作状态：写、光擦除、读。 ✓EEPROM：芯片有２～３种工作状态：写、电擦
A15~A0 0000H~1FFFH 2000H~3FFFH 4000H~5FFFH F000H~FFFFH
8KX8 8KX8 8KX8 4KX8
2020/3/24
2
➢ 存储器的分类
按存储介质分
✓ 半导体存储器：用半导体器件组成的存储器。 ✓ 磁表面存储器：用磁性材料做成的存储器。
按存储方式分
✓ 随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存 储单元的物理位置无关。
✓ 顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位 置有关。
8KX8（ROM） 8KX8 8KX8 8Kx8 2KX8
Y0
MREQ
Y1 Y2
Y3 Y7
2020/3/24
27
例5．设CPU有16根地址线，8根数据线，并用MREQ作 访存控制信号(低电平有效)，用WR作读／写控制信号 (高电平为读，低电平为写)。现有下列存储芯片： 1K×4位RAM；4K×8位RAM；8K×8位RAM；2K×8 位 ROM；4K×8位ROM；8K×8位ROM及74LSl38译
用在低速 系统中
（3）异步刷新 各刷新周期分散安排在2ms内。
每隔15.6微秒提一次刷新
例. 2ms ≈15.6 微秒 128行
请求，刷新一行；2毫秒内 刷新完所有行。
R/W R/W
刷新 R/W
R/W 刷新 R/W
15.5微秒
15.5 微秒
15.5 微秒
刷新请求
刷新请求
（DMA请求）
（DMA请求）
2020/3/2用4 在大多数计算机中
18
写周期。
2020/3/24
19
➢DRAM刷新：
最大刷新周期： 2ms、4ms、8ms
刷新方法：
各芯片同时，片内按行
刷新周期： 刷新一行所用时间，与读写周期相同
（1）集中刷新 R/W R/W
tc
2ms内集中安排所有刷新周期
刷新 刷新 2ms
死区
用在实时 要求不高 的场合
2020/3/24
20
（2）分散刷新 各刷新周期分散安排在存取周期中。 R/W 刷新 R/W 刷新 tc
存储容量：主存所能容纳的二进制信息总量。 常用容量单位：Byte、KB、MB、GB、TB
存取速度
✓存取时间（访问时间、读写时间）：指启动一次存 储器操作到完成该操作所经历的时间。
✓存取周期（读写周期）：指存储器进行一次完整的 读/写操作所需的全部时间。
✓可靠性：规定时间内存储器无故障读写的概率。常 用平均无故障时间MTBF来衡量
16KX8 16KX8
➢存储空间分配：芯片个数及地址
16KX8 1 0 8000~BFFF
➢片选逻辑确定：高位地址译码控制
11
16KX8 C000~FFFF
片选。Βιβλιοθήκη Baidu
CS0=!A15*!A14 CS1=!A15*A14
CS2=!A15*!A14 CS3=A15*A14
CPU
A15 A14 A13
. . . A0
➢ 解：选择芯片：
EPROM 8K 1片
SRAM：8K 3片
2K 1片
2020/3/24
26
A15 A14 A13 A12 A11 00 0 x x 00 1 x x 01 0 x x 01 1 x x 11 1 1 1
0000H~1FFFH 2000H~3FFFH 4000H~5FFFH 6000H~7FFFH F800H~FFFFH
2020/3/24
14
写周期。
2020/3/24
15
2、半导体动态存储器（DRAM）
➢ 基本存储元工作原理：
➢ 写入：X=1，
D=0，写0
D=1，写1
➢ 读出：
先送预充信号；
X=1
✓ T5管导通，读出0；
✓ T6管导通，读出1；
再生读出。
➢ 信息暂存：X=0
必须定时刷新。
➢ DRAM特点：
WE D0
~ D7
2：4 译码
a13 CS 0 16Kx8
a0 WEI/O
CS 1 16Kx8
WE I/O
CS 2 16Kx8
WE I/O
CS 3 16Kx8
WE I/O
2020/3/24
12
字位扩展法：字向和位向都扩充。 例3：用2114（1Kx4）的芯片及译 码、门电路组成4Kx8的存储器
A11 A10 A11~A0 0 0 000~3FF
D0
D1
Dn-1
I/O
2020/3/24
7
➢ 地址译码电路（续） 单译码结构（一维编址） ✓译码线路复杂，干扰大； 双译码结构（二维编址） ✓译码线路简单
➢ 驱动器：增大译码信号线驱动能 力的所有存储元电路。
➢ I/O电路：存储器的数据线路， 控 制被选中的单元读出或写入，具 有放大信息作用。
➢ 片选与读／写控制电路：存储器 工作的总控制信号产生电路。
8
➢ 3 、例2114存储器芯片结构
容量：1Kx4b； 引脚数：地址线：10；数据线：4；片选：1；读写：1
➢ 存储器的读、写操作分时进行的，故读写可共用 数据总线。
2020/3/24
9
4 存储器与CPU的连接
➢ 系统连接模式
最小系统：与系统总线直接 CPU 连接。CPU通过系统总线控 制：
✓地址总线给出地址信号；
21
➢DRAM控制电路：
2020/3/24
22
➢ 主存的组成
➢ 设某386机（寻址能力4G） 主存容量为4Mx32 ，所用 DRAM芯片为1Mx4 （1024x1024) ，DRAM 控制器用W4006AF。
➢ 分析：
4个模块，每个模块4组，每 组2个存储器芯片。
片内地址：10位，行、列一 样。
➢ 基本存储元工作原理 写入：X、Y译码信号为高， ✓ /I/O=1、I/O=0，写0 ✓ /I/O=0、I/O=1，写1 读出：置X、Y为高， ✓ T5有电流读出1 ✓ T6有电流读出0 保持：X/Y=0
➢ SRAM特点： 采用双稳态触发器来保存信息。
2020/3/2集4 成度较低，功耗大。
除、读。 ✓并行：NOR FLASH ✓串行：NAND FLASH
2020/3/24
25
➢ 例4 [3]CPU的地址总线16根(A15-A0，A0为低位)，双向数据总线8根 (D7-D0)，控制总线中与主存有关的信号有MREQ(允许访存， 低电 平有效)，R/W(高电平为读命令，低电平为写命令)。
第3章 存储系统
1、存储器概述 2、随机读写存储器 3、只读存储器 4、高速存储器 5、cache存储器 6、虚拟存储器 7、存储保护
2020/3/24
1
第1节 存储器概述
➢ 存储器的作用 存储CPU执行的指令和数据； 与输入输出设备直接交换数据； 在多处理器系统中，存储共享数据。
➢ 存储器的单位 存储元（存储位）: 一个二进制位； 存储单元：由若干个存储元组成；（字长） 存储器：由许多存储单元组成。
存储器带宽：单位时间里存储器所存取的信息 量，以位/秒或字节/秒为单位。
2020/3/24
5
第2节 随机读写存储器
➢ 存储介质：半导体，常用MOS管构造 静态MOS存储器（SRAM） 动态MOS存储器（DRAM）
➢ 特点：根据地址可以访问任何存储单 元且时间相同；但属易失性。
1 半导体静态存储器（SRAM）
WE I/O
WE I/O
WE I/O
WE I/O
WE I/O
WE I/O
WE I/O
WE
D7~D4
D3~D0
2020/3/24
13
➢存储器的读、写周期
读周期 ✓读出时间：从给出有效地址到外部数据总线上稳定 地出现所读出的数据信息所经历的时间。
✓读周期时间：指存储片进行两次连续读操作时所必 须间隔的时间，它总是大于或等于读出时间。
➢ W4006AF功能：
可以控制两个存储体交叉访 问；
可以对256KB—16MB的 DRAM片子进行访问；
最多可控制128个DRAM片 子；
采用CAS在RAS之前的刷新
方式
2020/3/24
23
3 高性能主存储器 ➢ EDRAM：利用存储局部性特点，在DRAM基础
上集成一个小SRAM，以提高速度。 ➢ 例1Mx4EDRAM芯片结构
A0
字线0
A1
1维 地
字线1
址
1024条
译
A9 码 字线1023 器
字线0
A0
A1 X地 址译
A4 码器 字线31
I/O
位线0 位线31
➢ 输出驱动电路：用于扩充时的三
态驱动电路。
I/O
➢ 小结:存储器对外呈现三组信号线， CS
即地址线、数据线、读/写控制线 。 WE
Y地址译码器
A5
A9
2020/3/24
码器和各种门电路。要求主存的地址空间满足下述条件： 最小8K地址为系统程序区，与其相邻的16K地址为用户 程序区，最大4K地址空间为系统程序工作区。详细画 出存储芯片的片选逻辑并指出存储芯片的种类及片数。
2020/3/24
8K ROM 16K SRAM
36k 空 4K SRAM
28
A15 A14 A13 A12 00 0 X 00 1 X 01 0 X 11 1 1
CPU
A0 . . .
A12
WE
67
5
1
2
3
4
I/O I/O
I/O
I/O
I/O
0 I/O
I/O
CS I/O
D0.
.
.
D7
2020/3/24
11
字扩展法：进行字数的扩充。 例2：用16Kx8的芯片组成65536x8 的存储器。
A15A14 00 01
A15 ~ A0 0000~3FFF 4000~7FFF
➢ 存储器的分级结构
名称 高速缓冲 存储器 主存储器
外存储器
简称 用 途
特点
Cache 高速存取指令和数据 存取速度快，但存储容量小
主存 外存
存放计算机运行期间 的大量程序和数据
存放系统程序和大型 数据文件及数据库
存取速度较快，存储容量中 存储容量大，位成本低
2020/3/24
4
➢主存的主要技术指标
NMOS六管存储元电路
6
2 SRAM存储器的组成 ➢ 存储器体：若干存储单元的集合； ➢ 地址译码器：将用二进制代码表示的地址转换成
输出端的高电位，用来驱动相应的读写电路，以 便选择所要访问的存储单元。
MxN矩阵电路
X0
0
1
地
址 译 X1
n
n+1
码
电
路
（m-1）n
Xm-1
n-1 2n-1 mn-1
按存储器的读写功能分
✓ 只读存储器(ROM)：存储的内容只能读出而不能写入的半导体存储器。 ✓ 随机读写存储器(RAM)：既能读出又能写入的半导体存储器。
按信息的可保存性分
✓ 非永久记忆的存储器：断电后信息即消失的存储器。 ✓ 永久记忆性存储器：断电后仍能保存信息的存储器。
2020/3/24
3
按在计算机中的作用分类：主存储器、辅助存储器、高 速缓冲存储器、控制存储器、寄存器等。
1KX4
1KX4
0 1 400~7FF 1KX4 1KX4
1 0 800~BFF 1KX4 1KX4
CPU
1 1 C00~FFF 1KX4 1KX4
A11 2：4 A10 译码
A9 CS
CS
CS
CS
. 1KxC4S
1KxC4 S
1KxC4 S
1KxC4 S
.
1Kx4
1Kx4
1Kx4
1Kx4
. A0
WE I/O
主存地址空间分配如下：0—8191为系统程序区，由只读存储芯片组成； 8192-32767为用户程序区；最后(最大地址)2K地址空间为系统程序 工作区。上述地址为十进制，按字节编址。
现有如下存储器芯片：EPROM：8K×8位(控制端仅有CS);SRAM： 16K×1位，2K×8位，4K×8位，8K×8位.请从上述芯片中选择适当 芯片设计该计算机主存储器，画出主存储器逻辑框图，注意画出选片 逻辑(可选用门电路及3∶8译码器74LS138)与CPU 的连接，说明选 哪些存储器芯片，选多少片。
利用记忆电容来保存信息；
需要定时刷新；
集成度高，功耗低。
2020/3/24
16
➢ 动态存储器芯片组成：
存储体 外围电路 例2116结构(16Kx1)
✓ 有4个32x128的存储体组成，分成行、列地址寻址。
/RAS
/CAS
2020/3/24
17
➢DRAM存储器的读、写周期
读周期
2020/3/24