第三讲标准单元法.

3层金属层设计。布线通 道占据了很大部分的芯片 面积。
新一代标准单元
7层金属层工艺设计。 布线通道事实上已消 失，所有的互连位于 逻辑单元之上。
标准单元 – 例
3输入NAND标准单元 (from ST Microelectronics): C = 负载电容 T = 输入上升/下降时间
开发标准单元库的原因
功能定义与说明 设计者或高级 综合设计系统 用户设计逻辑图
逻辑图输入
单元逻辑符号库
逻辑模拟、时序模拟
单元电路功能库
标准单元 设计系统
布局、布线
单元拓扑库
提取布线寄生参数
工艺、电学参数
生成测试向量
逻辑模拟、时序模拟
转换拓扑图为掩模版版图
单元版图库
生产厂家
芯片制造
标准单元方法 – 1980s
Routing channel VDD
第三讲 标准单元法
刘毅 2008.3.28
主要内容


集成电路的设计流程 标准单元法 如何设计标准单元
集成电路的设计流程1
集成电路的设计流程2
启动 P1. 式样讨论阶段
P2. 前端设计阶段
P3. 后端设计阶段
P4. 生产封装测试阶段
结束
式样讨论阶段

式样讨论阶段
启动 功能 时序约束 芯片式样讨论会 工艺，库，IP 管脚定义 封装测试方案
• 可以采用局部全定制----模块
定制电路设计
Intel 4004
Courtesy Intel
标准单元设计的进展
Intel 4004 (‘71)
Intel 8080
Intel 8085
Intel 8286
Courtesy Intel
Intel 8486
标准单元
标准单元版图方法
标准单元 — 例
Hale Waihona Puke Baidu
ASIC测试方案报 告书
芯片式样Review会 ASIC式样书
前端设计阶段

前端设计阶段
工厂 On site 设计环境建立 EDA工具安装调试
ASIC式样书 约束作成
HDL Code (FPGA)
代码修改
单元库
工艺文件
约束脚本 设计环境QA与 设计评估
HDL Code (ASIC)
逻辑综合 形式验证与STA Netlist DFT 形式验证与STA 前端设计Review
VDD
B
A B
Out
A
GND
棍棒图
Contains no dimensions Represents relative positions of transistors
VDD VDD
Inverter
NAND2
Out Out
In GND GND
A B
C • (A + B)的二种方法
A VDD X X C B A B C VDD
2
In
Out
Cell boundary
GND
Rails ~10
标准单元
With minimal diffusion routing
VDD
VDD
With silicided diffusion
VDD
M2 In M1 Out
In Out In Out
GND
GND
标准单元
VDD
2-input NAND gate
Pearl
布版后验证 时序分析
SDF
GDS II
数字电路实现方法

全定制设计 半定制设计
• 标准单元 • 现场可编程器件
全定制设计的特点

定义：简单说，就是全部自己做的设计。
在晶体管的层次上进行每个单元的性能、面 积的优化设计，每个晶体管的布局/布线均由 人工设计完成。

优点：可以实现性能最优和面积最优。 缺点：周期长，甚至是不可能完成的。
RTL 编码 VHDL/Verilog ModelSim NC−Verilog/VHDL RTL 级验证
数据 库
综合 Design Compiler VCS Power Compiler PrimeTime SDF
约束
布版前验证 时序分析
DEF LEF TLF/CTLF
版图设计 Silicon Ensemble SoC Encounter
GND
GND
Logic Graph
A
j B C
X
C
PUN
X X = C • (A + B)
C B i
i
A
VDD
j
A
B
A B C
GND
PDN
欧拉路径
X
C
X
B
i
A
VDD
j
GND
A B C
OAI22 逻辑图
HDL功能验证环境建立 HDL功能仿真 Gate级验证环境建立 Gate级仿真
后端设计阶段

后端设计阶段
布局
Netlist
电压降分析 时钟树 布线
寄生参数提取 信号完整性分析
SDF文件 STA 形式验证 LVS & DRC 后端 Review Tape out GDSII 天线效应修复 EM Check SDF文件 后仿真验证环境建立
基本设计思想



把人工设计好的各种成熟的、优化的、版图 等高的单元电路，存储在一个单元数据库中。 根据用户的要求，把电路分成各个单元的连 接组合。 通过调用单元库的这些单元，以适当方式把 它们排成几行，使芯片成长方形，行间留出 足够的空隙作为单元行间的连线通道。 利用EDA工具，根据已有的布局、布线算法， 可以自动布出用户所要求的IC。


对于全定制设计，模块的规模变得过于庞大和 复杂，设计周期过长，需要加快电路和版图设 计。 缺乏具有手工实现复杂全定制模块设计能力的 专业人员。 布线金属层从1层金属增加到2层金属或3层金属， 易于自动布线。 包括在全定制设计流程中，当构建模块以预定 义的标准来实现时，模块在20个单元以上的布 局布线会更加容易，而单元接口的标准化在库 中就可以实现了。
signals
GND
标准单元方法– 1990s
Mirrored Cell
No Routing channels
VDD VDD
M2
M3
Mirrored Cell
GND
GND
标准单元
N Well
VDD
Cell height 12 metal tracks Metal track is approx. 3 + 3 Pitch = repetitive distance between objects Cell height is “12 pitch”
后仿真
生产封装测试阶段

生产封装测试阶段
MASK制作 扩散 Wafer测试 封装 样片 样片评价 封装测试 成品率分析 ASIC开发总结
ASIC评价系统设计制作
GDSII
测试向量制作 测试仪程序编写 测试探针板设计制作
结束
规格制定
设计流程3
建立模型 C/C++ MATLAB 测试向量 行为级验证