第10讲 数据选择器
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
Y = A1 A0 D0 + A1 A0 D1 + A1 A0 D2 + A1 A0 D3
并由表达式可画出其逻辑图(图略 。 并由表达式可画出其逻辑图 图略)。 图略
D0 数 据 D1 输 入 D2 D3 数 据 Y 输 出
A1
A0
图4.5.2 4 选1数据选择器的功能图 数据选择器的功能图
表4.5.1
D0
&
D1
&
≥1 D2 &
Y
D3
&
1 A0
1 A1
1 S(E)
图4.5.3 4选1数据选择器的逻辑图 选 数据选择器的逻辑图
含选通功能的4选 真值表 表4.5.2 含选通功能的 选1真值表
D0 D1 D2 D3 数 据 选 择 器 D 数 据 分 配 器
Y0 Y1 Y2 Y3
A1 A0
图4.5.4 4路传送 路传送
例如, 选 数据选择器的逻辑功能示意图 例如,4选1数据选择器的逻辑功能示意图 如图4.5.2所示。图中,A1,A0是地址输入端。此 所示。 是地址输入端。 如图 所示 图中, 电路应具有选择功能: 当 A1A0=00时 , 选择输 电路应具有选择功能 : 时 入端D 的数据输出, 分别为01、 入端 0的数据输出,即Y=D0。当A1A0分别为 、 10、11时,Y分别为 1,D2,D3。根据此设计思想, 分别为D 根据此设计思想, 、 时 分别为 可以列出满足电路逻辑功能的真值表(简称功 可以列出满足电路逻辑功能的真值表 简称功 能表),如表4.5.1所示。 所示。 能表 ,如表 所示 由功能表可得输出Y的函数表达式为 由功能表可得输出 的函数表达式为
例4.5.1 要求产生逻辑函数 F = ABC + ABC + AB 。 解:先求出F的最小项表达式为 先求出 的最小项表达式为
F = ABC + ABC + AB = ABC + ABC + ABC + ABC = m3 + m5 + m6 + m7
方法一: 方法一: 因为函数有A、 、 三个逻辑变量 故选用1位 选 三个逻辑变量, 因为函数有 、B、C三个逻辑变量,故选用 位8选 1数据选择器。 数据选择器。 数据选择器
式中, 是地址变量的最小项。 式中,mi是地址变量的最小项。而miDi仅比 逻辑函数的最小项多了一个因子D 逻辑函数的最小项多了一个因子 i,故只要令地 址变量为逻辑变量, 址变量为逻辑变量,并设法令与函数所含的最小 项相对应的D , 项相对应的 i=1,与函数未含的最小项相对应的 Di=0,就可用 来产生逻辑函数了。 ,就可用MUX来产生逻辑函数了。 来产生逻辑函数了
例4.5.2 用4选1数据选择器实现函数 选 数据选择器实现函数
F = ABC + ABC + ABC + ABC + ABC + ABC
选逻辑变量A、 为地址变量 为地址变量A 解 :(1)选逻辑变量 、 B为地址变量 1, A0 ,逻辑 选逻辑变量 将在数据输入端D 中反映。 变量 C 将在数据输入端 i中反映。 ① 用代数法解: 用代数法解: 的表达式。式中, 先写出 F = ∑ mi C 的表达式。式中,mi为逻辑变
电路“有选择功能” ②当 S = 0 时,电路“有选择功能”,输出与地址 码相对应的某路数据。 码相对应的某路数据。 由于此电路随输入地址A 的不同取值,选择D 由于此电路随输入地址 1A0的不同取值,选择 0~D3 4路数据中的 路进行传输 , 所以称 选 1数据选择器, 又 路数据中的1路进行传输 所以称4选 数据选择器 数据选择器, 路数据中的 路进行传输, 因为只传送1位数据,故又称 位数据选择器 位数据选择器。 因为只传送 位数据,故又称1位数据选择器。 位数据 由上述功能分析可知, 由上述功能分析可知 , 利用数据选择器和数据分配 可以实现在一个数据通道中传送多路数据。例如, 器 , 可以实现在一个数据通道中传送多路数据 。 例如 , 就是在相同的地址线控制下, 路传送的。 图4.5.4就是在相同的地址线控制下,实现 路传送的。这 就是在相同的地址线控制下 实现4路传送的 种方法在数字技术中经常会用到。 种方法在数字技术中经常会用到。
(2) 地址变量数n小于逻辑变量数 的函数产 地址变量数 小于逻辑变量数m的函数产 小于逻辑变量数 生器。要用n个地址变量来反映 个地址变量来反映m个变量函数的最 生器。要用 个地址变量来反映 个变量函数的最 小项,则必定会在函数的最小项中缺少(m-n)个因 小项,则必定会在函数的最小项中缺少 个因 但由式4.5.1可知, 只要设法让 i作所缺的因 可知, 子 , 但由式 可知 只要设法让D 就可用此MUX来产生逻辑函数了。当然,从 来产生逻辑函数了。 子,就可用此 来产生逻辑函数了 当然, N中选出的 个变量不同时 , MUX输入端的连接 中选出的n个变量不同时 中选出的 个变量不同时, 输入端的连接 方式也会不同。下面通过例题来说明。 方式也会不同。下面通过例题来说明。
i =0 3
的最小项。 量A、B的最小项。 、 的最小项
F = ABC + ABC + ABC + ABC + ABC + ABC = ABC + AB(C + C ) + ABC + AB (C + C ) = AB C + AB 1 + AB C + AB 1
再与4选 表达式 再与 选1表达式
2)集成数据选择器 集成数据选择器 集成数据选择器的种类很多,常见的有: 集成数据选择器的种类很多,常见的有: 1位数据选择器 从 “ 1组” 输入数据中选择 路进行 位数据选择器——从 位数据选择器 组 输入数据中选择1路进行 传输。例如: 选 如 传输 。 例如 : 8选1(如CT54LS151)、16选1(CT54LS150)等。 、 选 等 N位数据选择器 从“N组”输入数据中“各选”1路 位数据选择器——从 位数据选择器 组 输入数据中“各选” 路 进 行 传 输 。 例 如 : 2 位 ( 双 位 )4 选 1 数 据 选 择 器 ( 如 CT54LS153),表示从 组4路输入数据中各选择 路数据进 ,表示从2组 路输入数据中各选择 路输入数据中各选择1路数据进 行传输; 位 选 数据选择器 数据选择器(如 行传输;4位2选1数据选择器 如CT54LS157),表示从 组2 ,表示从4组 路输入数据中各选择1路数据进行传输;等等。 路输入数据中各选择 路数据进行传输;等等。 路数据进行传输
Y = ∑ mi Di
i =0
2n −1
(4.5.1)
16
15
14
13
12
11
10
9
V CC 2S(2E) A 0 2D3 2D2 2D1 2D0 CT54LS153 1S(1E) A 1 1D3 1D2 1D1 1D0 1Y
2Y
GND
1
2
3
4
5
6
7
8
图4.5.5 2位4选1CT54LS153的引脚图 位 选 的引脚图
2.集成数据选择器的应用 集成数据选择器的应用 1) 用数据选择器作逻辑函数产生器 如果将MUX中的地址变量作为逻辑变量, 则地址 中的地址变量作为逻辑变量, 如果将 中的地址变量作为逻辑变量 变量就能反映出逻辑函数的最小项,这样就可用MUX 变量就能反映出逻辑函数的最小项,这样就可用 来产生逻辑函数。 来产生逻辑函数。 (1)地址变量数等于逻辑变量数的函数产生器。 地址变量数等于逻辑变量数的函数产生器。 地址变量数等于逻辑变量数的函数产生器 因为MUX的输出表达式为 的输出表达式为 因为
表4.5.3 例4.5.1的真值表 的真值表
F=ABC+ABC+AB
A B C
A2 A1 A0 D0 D1 D2 CT54LS151 D3 D4 D5 D6 D7 S
"1"
图4.5.6 例4.5.1的逻辑图 的逻辑图
方法二: 方法二: 上述函数也可用2个地址变量的 选 上述函数也可用 个地址变量的4选 1MUX 个地址变量的 来产生,方法见例 来产生,方法见例4.5.2。 。 此函数曾在4.3.2节的例 节的例4.3.2中 , 用 3线 —8 此函数曾在 节的例 中 线 线译码器产生过, 线译码器产生过,可见中规模集成电路应用的 灵活性。 灵活性。
1) 4选1数据选择器 选 数据选择器 (1) 基本设计思想。 基本设计思想。 4选1数据选择器的基本设计思想是将 MUX等效为一个单刀多掷开关 , 并通过开关 等效为一个单刀多掷开关, 等效为一个单刀多掷开关 的转换,将多路数据的输入有选择地传输出去。 的转换,将多路数据的输入有选择地传输出去。
Y0 数 据 D 输 入 Y1 Y2 Y3 数 据 输 出
A1
A0
图4.5.1 4路数据分配器的功能图 路数据分配器的功能图
4.5.2 数据选择器(Multiplexer) 数据选择器 1.数据选择器 数据选择器 从多路数据中选择某一路数据输出的逻辑电 路称为“ 数据选择器” 简称MUX, 或称 “ 多 路称为 “ 数据选择器 ” , 简称 , 或称“ 路调制器” 、 “ 多路开关” 。 同样, MUX也相 路调制器 ” 多路开关 ” 同样 , 也相 当于一个单刀多掷开关, 当于一个单刀多掷开关,但其逻辑功能正好与数 据分配器相反。常用的MUX有2选1、4选1、8选 据分配器相反。常用的 有 选 、 选 、 选 1、 16选 1等 。 如对 、 选 等 如对MUX的功能进行扩展 , 还可 的功能进行扩展, 的功能进行扩展 得到32选 、 选 等选择器 下面以4选 为例 等选择器。 为例, 得到 选1、64选1等选择器。下面以 选1为例, 来说明MUX的功能。 的功能。 来说明 的功能
输入端 S ),目的是为了扩展电路的功能。 ,目的是为了扩展电路的功能。 根据逻辑图可写出含选通功能的逻辑表达式: 根据逻辑图可写出含选通功能的逻辑表达式:
Y = S ( A1 A0 D0 + A1 A0 D1 + A1 A0 D2 + A1 A0 D3 )
由表达式列真值表如表4.5.2所示。 所示。 由表达式列真值表如表 所示 由表达式或真值表可知: 由表达式或真值表可知: ①当 S = 1 时,电路“无选择功能”,输出Y=0。 电路“无选择功能” 输出 。
ቤተ መጻሕፍቲ ባይዱ数字电子技术基础
第 10 讲 主讲 孙霞 安徽理工大学电气工程系
4.5 数据分配器与数据选择器
4.5.1 数据分配器 数据分配器(Demultiplexer) 将一路数据分配到多路单元中去的逻辑电路 称为“ 数据分配器” 或称“ 多路解调器” 称为 “ 数据分配器 ” , 或称 “ 多路解调器 ” 、 多路器” “多路器 ”。数据分配器相当于一个单刀多掷开 路数据分配器为例, 关 。 以 4路数据分配器为例 , 其逻辑功能示意图 路数据分配器为例 如图4.5.1所示 。 图中 1,A0 是地址输入端 , 它可 所示。 图中,A 是地址输入端, 如图 所示 以随输入地址A1A0 的不同取值, 将数据D分配到 以随输入地址 的不同取值 , 将数据 分配到 Y0~Y3 4个通道中的一个通道输出。 个通道中的一个通道输出。 个通道中的一个通道输出
如果令8选 的地址变量为逻辑变量, 如果令 选 1MUX的地址变量为逻辑变量 , 的地址变量为逻辑变量 则可列出F和 的真值表如表 即 A2A1A0=ABC,则可列出 和 Y的真值表如表 则可列出 4.5.3所示。 所示。 所示 由真值表可知: 由真值表可知:只要令 D3=D5=D6=D7=1 D0=D1=D2=D4=0 就可用8选 来产生上述函数了, 就可用 选 1MUX来产生上述函数了 , 其 来产生上述函数了 逻辑图如图4.5.6所示。 所示。 逻辑图如图 所示
Y = A1 A0 D0 + A1 A0 D1 + A1 A0 D2 + A1 A0 D3
作比较,可知: 作比较,可知:只要令 D0=D2=C D1=D3=1
4 选1功能表 功能表
(2) 4选1数据选择器。 数据选择器。 选 数据选择器 4选 1数据选择器的逻辑图如图 选 数据选择器的逻辑图如图 数据选择器的逻辑图如图4.5.3所示 。 它与图 所示。 所示 4.5.2的不同处是增加了一个选通输入端 的不同处是增加了一个选通输入端 或称使能 S (或称使能