用于筛选Wafer中不良Die的测试系统和方法与制作流程

本申请涉及一种用于筛选Wafer中不良Die的测试系统、方法、计算机设备及存储介质，其中该系统包括：测试主机、传输卡、多个测试卡以及探针卡；其中，所述测试主机通过串口与传输卡通讯用于获取每个测试卡上每个测试通道的测试结果；所述传输卡用于给所述多个测试卡供电，所述多个测试卡与所述测试主机是通过传输卡的串口进行通讯；所述测试卡都可以用于测试多个通道，每个通道上的信号以及电源都是通过所述探针卡连接到对应待测试的Wafer。

本技术中的测试系统以及方法可以直接应用于自动化平台上，并且能实现多个通道的自动测试，可以有效地提升测试效率。

技术要求
1.一种用于筛选Wafer中不良Die的测试系统，其特征在于，所述系统包括：测试主机、传输卡、多个测试卡以及探针卡；
其中，所述测试主机通过串口与传输卡通讯用于获取每个测试卡上每个测试通道的测试
结果；
所述传输卡用于给所述多个测试卡供电，所述多个测试卡与所述测试主机是通过传输卡
的串口进行通讯；
所述测试卡都可以用于测试多个通道，每个通道上的信号以及电源都是通过所述探针卡
连接到对应待测试的Wafer。

2.根据权利要求1所述的用于筛选Wafer中不良Die的测试系统，其特征在于，所述传输卡与所述多个测试卡之间的信号以及供电链接需要在所述探针卡上实现，且所述传输卡与所述多个测试卡使用的连接器规格相同。

3.根据权利要求2所述的用于筛选Wafer中不良Die的测试系统，其特征在于，所述测试卡的数量为4张。

4.根据权利要求3所述的用于筛选Wafer中不良Die的测试系统，其特征在于，所述传输卡内设有传输子系统；
其中，所述传输子系统中单片机的GPIO用于控制4个开关的电源；
所述传输子系统中单片机的1个UART通过一个1选4路芯片来控制4个测试卡。

5.根据权利要求4所述的用于筛选Wafer中不良Die的测试系统，其特征在于，所述测试卡内设有测试子系统；
其中，所述测试子系统中信号切换模块用于信号开关切换；
电源开关控制模块用于电源开关的控制以及电流测量；
所述信号切换模块与所述电源开关控制模块均由系统芯片控制。

6.一种应用于如权利要求1-5任一项所述测试系统的用于筛选Wafer中不良Die的测试方法，其特征在于，所述方法包括：
在测试电脑上打开测试软件；
对测试卡和传输卡上电，并加载对应的固件程序；
从服务器下载Wafer Map，检查Wafer Map后安装Wafer和Probe；
读取产品信息检查原厂坏块，并进行电流检测、时间检测以及误码率检测；
擦除所有数据恢复原始状态；
确定最后的Wafer坐标，每当测完一组多个Die后，Probe需要移动到下一个待测位置直到Wafer上所有的Die都测试完成；
对测试卡和传输卡下电，测试卡上测试的结果会通过串口通讯实时传给测试软件，测试软件统计最终的测试结果，测试结果将显示在测试界面上。

7.根据权利要求6所述的用于筛选Wafer中不良Die的测试方法，其特征在于，所述从服务器下载Wafer Map，检查Wafer Map后安装Wafer和Probe的步骤包括：
从服务器下载Wafer Map，确定需要测试的Die；其中，Wafer Map显示了一片Wafer上所有Die的位置坐标和好坏分类；
对于需要测试Die，测试软件通过串口发送指令给单片机程序，单片机的GPIO控制选通芯片对需要测试Die进行信号连接；
对于不需要测试的Die，不进行信号连接；
控制Wafer机台上料一片Wafer，控制Probe下压到对应的测试位置。

8.根据权利要求6所述的用于筛选Wafer中不良Die的测试方法，其特征在于，所述读取产品信息检查原厂坏块，并进行电流检测、时间检测以及误码率检测的步骤包括：
读取产品的识别码等基本信息，检查基本功能是否正常；
检查原厂坏块，读取产品的坏块数量并计算坏块容量；
分别在产品进行擦除、读数据、写数据操作及待机状态下，检测电流的大小是否超过正常的标准；
选取产品特定的块，分别在产品进行擦除、读数据及写数据操作下，检查完成操作的时间并判断是否超过正常标准；
选取产品特定的块，进行写数据和读数据操作，通过读的数据与写的数据比对，检查单位大小内的数据错误个数。

9.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求6至8中任一项所述方法的步骤。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求6至8中任一项所述的方法的步骤。

技术说明书
用于筛选Wafer中不良Die的测试系统和方法
技术领域
本技术涉及固态硬盘技术领域，特别是涉及一种用于筛选Wafer中不良Die的测试系统、方法、计算机设备和存储介质。

背景技术
目前，Wafer又称为晶圆是指硅半导体集成电路制作所用的硅晶片，由于其形状为圆形，故称为晶圆；在硅晶片上可加工制作成各种电路元件结构，而成为有特定电性功能的集成电路产品。

Wafer在公司用量最大、应用广，购买过来的Wafer如果可以对其进行测试筛选出不良，可以提升成品的良率，也可以节约成本，缩短制造和测试周期。

在传统技术中，市面上已有很多手动测试Wafer的工具，但是这种手动进行测试的效率很低，没有办法满足实际生产的需要。

技术内容
基于此，有必要针对上述技术问题，提供一种可以实现提升测试效率的用于筛选Wafer中不良Die的测试系统、方法、计算机设备和存储介质。

一种用于筛选Wafer中不良Die的测试系统，其特征在于，所述系统包括：测试主机、传输卡、多个测试卡以及探针卡；
其中，所述测试主机通过串口与传输卡通讯用于获取每个测试卡上每个测试通道的测试结果；
所述传输卡用于给所述多个测试卡供电，所述多个测试卡与所述测试主机是通过传输卡的串口进行通讯；
所述测试卡都可以用于测试多个通道，每个通道上的信号以及电源都是通过所述探针卡连接到对应待测试的Wafer。

在其中一个实施例中，所述传输卡与所述多个测试卡之间的信号以及供电链接需要在所述探针卡上实现，且所述传输卡与所述多个测试卡使用的连接器规格相同。

在其中一个实施例中，所述测试卡的数量为4张。

在其中一个实施例中，所述传输卡内设有传输子系统；
其中，所述传输子系统中单片机的GPIO用于控制4个开关的电源；
所述传输子系统中单片机的1个UART通过一个1选4路芯片来控制4个测试卡。

在其中一个实施例中，所述测试卡内设有测试子系统；
其中，所述测试子系统中信号切换模块用于信号开关切换；
电源开关控制模块用于电源开关的控制以及电流测量；
所述信号切换模块与所述电源开关控制模块均由系统芯片控制。

一种应用于如上述任一项所述测试系统的用于筛选Wafer中不良Die的测试方法，所述方法包括：
在测试电脑上打开测试软件；
对测试卡和传输卡上电，并加载对应的固件程序；
从服务器下载Wafer Map，检查Wafer Map后安装Wafer和Probe；
读取产品信息检查原厂坏块，并进行电流检测、时间检测以及误码率检测；
擦除所有数据恢复原始状态；
确定最后的Wafer坐标，每当测完一组多个Die后，Probe需要移动到下一个待测位置直到Wafer上所有的Die都测试完成；
对测试卡和传输卡下电，测试卡上测试的结果会通过串口通讯实时传给测试软件，测试软件统计最终的测试结果，测试结果将显示在测试界面上。

在其中一个实施例中，所述从服务器下载Wafer Map，检查Wafer Map后安装Wafer和Probe 的步骤包括：
从服务器下载Wafer Map，确定需要测试的Die；其中，Wafer Map显示了一片Wafer上所有Die的位置坐标和好坏分类；
对于需要测试Die，测试软件通过串口发送指令给单片机程序，单片机的GPIO控制选通芯片对需要测试Die进行信号连接；
对于不需要测试的Die，不进行信号连接；
控制Wafer机台上料一片Wafer，控制Probe下压到对应的测试位置。

在其中一个实施例中，所述读取产品信息检查原厂坏块，并进行电流检测、时间检测以及误码率检测的步骤包括：
读取产品的识别码等基本信息，检查基本功能是否正常；
检查原厂坏块，读取产品的坏块数量并计算坏块容量；
分别在产品进行擦除、读数据、写数据操作及待机状态下，检测电流的大小是否超过正常的标准；
选取产品特定的块，分别在产品进行擦除、读数据及写数据操作下，检查完成操作的时间并判断是否超过正常标准；
选取产品特定的块，进行写数据和读数据操作，通过读的数据与写的数据比对，检查单位大小内的数据错误个数。

一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述任意一项方法的步骤。

一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述任意一项方法的步骤。

上述用于筛选Wafer中不良Die的测试系统、方法、计算机设备及存储介质，该测试系统以及方法可以直接应用于自动化平台上，并且能实现多个通道的自动测试，可以有效地提升测试效率。

此外，本技术除了不仅可以进行open/short测试来筛选不良的Die，还可以完成正常的读写和擦除的操作，并且该方案设计支持不同厂家的Wafer，具有广阔的市场应用前景。

附图说明
图1为一个实施例中用于筛选Wafer中不良Die的测试系统的结构框图；
图2为一个实施例中用于筛选Wafer中不良Die的测试系统的硬件构架图；
图3为一个实施例中用于筛选Wafer中不良Die的测试系统的连接框图；
图4为一个实施例中Transfer Card子系统的连接框图；
图5为一个实施例中Tester Card子系统的连接框图；
图6为一个实施例中用于筛选Wafer中不良Die的测试方法的流程示意图；
图7为另一个实施例中用于筛选Wafer中不良Die的测试方法的流程示意图；
图8为再一个实施例中用于筛选Wafer中不良Die的测试方法的流程示意图；
图9为一个实施例中用于筛选Wafer中不良Die的测试方法的软件构架图；
图10为一个实施例中用于筛选Wafer中不良Die的测试方法的软件流程图；
图11为一个实施例中计算机设备的内部结构图。

具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。

应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

在一个实施例中，如图1所示，提供了一种用于筛选Wafer中不良Die的测试系统100：测试主机110、传输卡120、多个测试卡130以及探针卡140；
其中，测试主机110通过串口与传输卡120通讯用于获取每个测试卡130上每个测试通道的测试结果；
传输卡120用于给多个测试卡130供电，多个测试卡130与测试主机110是通过传输卡120的串口进行通讯；
测试卡130都可以用于测试多个通道，每个通道上的信号以及电源都是通过探针卡140连接到对应待测试的Wafer。

在本实施例中提供的用于筛选Wafer中不良Die的测试系统的硬件构架图如图2所示。

该系统主要由Main PC、线缆、1个Transfer Card、4个Tester Card、Probing Card等部件所构成。

具体地，Main PC通过线缆来获取每张Tester Card上每个通道的测试结果。

Transfer Card用来给4个Tester Card供电，4个Tester Card与Main PC是通过TransferCard的UART来通讯的。

每个Tester Card上都有主控、DRAM、NORFLASH等主要器件构成的测试系统。

每个Tester Card都可以测试4 channel。

每个channel上的信号及电源都是通过Probing Card连接到Wafer上的。

可以理解的是，本测试方案的设计是支持4张卡(16DIE)同测，能支持多大的同测数，也要取决于Probing Card上的有效pin是多少。

本测试方案需要的部件数目多，因此每个部件的机械接触和机械干涉需要严格把控好。

组装难度大，需要经过专业培训的人员才可以进行操作。

在本实施例中，该测试系统可以直接应用于自动化平台上，并且能实现多个通道的自动测试，可以有效地提升测试效率。

此外，本技术除了不仅可以进行open/short测试来筛选不良的DIE，还可以完成正常的读写和擦除的操作，并且该方案设计支持不同厂家的Wafer，具有广阔的市场应用前景。

在一个实施例中，传输卡120与多个测试卡130之间的信号以及供电链接需要在探针卡140上实现，且传输卡120与多个测试卡130使用的连接器规格相同，测试卡130的数量为4张。

具体地，在本实施例中提供的用于筛选Wafer中不良Die的测试系统连接框图如图3所示。

其中，Transfer Card与Tester Card之间，以及Tester Card与Die之间的信号，供电链接需要在Probing Card上实现。

Transfer Card和Tester Card使用的连接器规格相同。

Tester Card数量目前默认是4张，可以根据512Pin和1024Pin的实际最大支持数量进行增加，以满足不同场景的测试要求。

在一个实施例中，传输卡120内设有传输子系统；其中，传输子系统中单片机的GPIO用于控制4个开关的电源；传输子系统中单片机的1个UART通过一个1选4路芯片来控制4个测试卡。

具体地，在本实施例中提供的Transfer Card子系统连接框图如图4所示。

其中，单片机的GPIO来控制4个SW的5V电源。

单片机的1个UART通过一个1选4路的芯片来控制4个测试卡。

在一个实施例中，测试卡130内设有测试子系统；其中，测试子系统中信号切换模块用于信号开关切换；电源开关控制模块用于电源开关的控制以及电流测量；信号切换模块与电源开关控制模块均由系统芯片控制。

具体地，在本实施例中提供的Tester Card子系统连接框图如图5所示。

其中，SW用于信号开关切换。

PM用于VCC,VCCQ电源开关控制，以及VCC电流测量。

SW和PM受SOC控制。

在一个实施例中，如图6所示，提供了一种用于筛选Wafer中不良Die的测试方法，包括：
步骤602，在测试电脑上打开测试软件；
步骤604，对测试卡和传输卡上电，并加载对应的固件程序；
步骤606，从服务器下载Wafer Map，检查Wafer Map后安装Wafer和Probe；
步骤608，读取产品信息检查原厂坏块，并进行电流检测、时间检测以及误码率检测；
步骤610，擦除所有数据恢复原始状态；
步骤612，确定最后的Wafer坐标，每当测完一组多个Die后，Probe需要移动到下一个待测位置直到Wafer上所有的Die都测试完成；
步骤614，对测试卡和传输卡下电，测试卡上测试的结果会通过串口通讯实时传给测试软件，测试软件统计最终的测试结果，测试结果将显示在测试界面上。

在一个实施例中，如图7所示，提供了一种用于筛选Wafer中不良Die的测试方法，该方法中从服务器下载Wafer Map，检查Wafer Map后安装Wafer和Probe的步骤包括：
步骤702，从服务器下载Wafer Map，确定需要测试的Die；其中，Wafer Map显示了一片Wafer上所有Die的位置坐标和好坏分类；
步骤704，对于需要测试Die，测试软件通过串口发送指令给单片机程序，单片机的GPIO 控制选通芯片对需要测试Die进行信号连接；
步骤706，对于不需要测试的Die，不进行信号连接；
步骤708，控制Wafer机台上料一片Wafer，控制Probe下压到对应的测试位置。

在一个实施例中，如图8所示，提供了一种用于筛选Wafer中不良Die的测试方法，该方法中读取产品信息检查原厂坏块，并进行电流检测、时间检测以及误码率检测的步骤包括：
步骤802，读取产品的识别码等基本信息，检查基本功能是否正常；
步骤804，检查原厂坏块，读取产品的坏块数量并计算坏块容量；
步骤806，分别在产品进行擦除、读数据、写数据操作及待机状态下，检测电流的大小是否超过正常的标准；
步骤808，选取产品特定的块，分别在产品进行擦除、读数据及写数据操作下，检查完成操作的时间并判断是否超过正常标准；
步骤810，选取产品特定的块，进行写数据和读数据操作，通过读的数据与写的数据比对，检查单位大小内的数据错误个数。

在上述实施例中，该测试方法可以应用于如上述任一项实施例的测试系统中，关于用于筛选Wafer中不良Die的测试系统的具体限定可以参见上文实施例中的说明，在此不再赘述。

具体地，本实施例中提高的用于筛选Wafer中不良Die的测试方法的软件构架如图9所示，包括：测试主机用于测试软件运行、测试界面显示、命令交互以及数据收发。

传输卡用于转接板、串口切换及数据传输。

测试卡用于测试板、Wafer测试、电源控制及信号控制。

测试机台用于Wafer机台，上下料及Prober控制。

MAP服务器用于存放Wafer Map文件。

数据库服务器用于存放测试结果。

具体的软件需求包括：首先，确认传出卡上用于电源控制的单片机规格和型号。

接着，明确SOC上4通道用于通道隔离、电源控制、电流测量的信号分配表。

然后，明确后端各接口的速率要求，在不影响业务的前提下最低要达到多少。

最后，确认NOR的存储容量大小。

结合图10所示，用于筛选Wafer中不良Die的测试方法的测试流程包括如下步骤：
1、开始：在测试电脑上打开测试软件，测试开始。

2、上电：对测试卡和传输卡上电。

3、加载固件程序：软件下载测试固件到测试卡闪存(Nor Flash)上进行保存，测试卡的Flash控制器会加载闪存(Nor Flash)上的固件程序自动运行。

4、检查Wafer MAP:从服务器下载Wafer Map，确定需要测试的Die，Wafer Map显示了一片Wafer上所有Die的位置坐标和好坏分类，对于需要测试Die，软件通过串口发送指令给单片机程序，单片机的GPIO控制选通芯片对需要测试Die进行信号连接，对于不需要测试的Die,不进行信号连接。

5、Wafer和Probe安装：控制Wafer机台上料一片Wafer，控制Probe下压到测试位置。

6、开短路测试：检查产品是否开路或者短路故障。

7、读取产品信息：读取产品的识别码等基本信息，检查基本功能是否正常。

8、检查原厂坏块：一个Die产品有很多个块组成，读取产品的坏块数量，计算其容量。

9、电流检测：分别在产品进行擦除，读数据，写数据操作，和待机状态下，检测电流的大小，是否超过正常的标准，此测试项主要检查物理特性。

10、时间检测：选取产品特定的块，分别在产品进行擦除，读数据和写数据操作下，检查其完成操作的时间，判断是否超过正常标准，此测试项主要检查其性能。

11、误码率检测：选取产品特定的块，进行写数据和读数据操作，通过读的数据的写的数据比对，检查单位大小内的数据错误个数，通常检查每1Kbyte数据错误位数是否超过120个位错误或者更严的标准，此测试项主要检查其性能。

12、擦除：擦除所有数据，恢复原始状态。

13、最后的Wafer坐标：一片Wafer有700左右个Die，1张测试卡可测试4个Die，4张测试卡支持16个Die同测，每测完16个Die，Probe需要移动到下一个待测位置，直到一片Wafer上所有的Die都测试完成。

14、下电：对测试卡和传输卡下电。

15、结束：测试卡上测试的结果会通过串口通讯实时传给测试软件，测试软件统计最终的测试结果，测试结果将显示在测试界面上，完成测试。

上述实施例中，能实现多个通道的自动测试，可以有效地提升测试效率。

此外，本技术除了不仅可以进行open/short测试来筛选不良的Die，还可以完成正常的读写和擦除的操作，并且该方案设计支持不同厂家的Wafer，具有广阔的市场应用前景。

应该理解的是，虽然图6-8的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。

除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。

而且，图6-8中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

在一个实施例中，提供了一种计算机设备，其内部结构图可以如图11所示。

该计算机设备包括通过装置总线连接的处理器、存储器以及网络接口。

其中，该计算机设备的处理器用于提供计算和控制能力。

该计算机设备的存储器包括非易失性存储介质、内存储器。

该非易失性存储介质存储有操作装置、计算机程序和数据库。

该内存储器为非易失性存储介质中的操作装置和计算机程序的运行提供环境。

该计算机设备的网络接口用于与外部的终端通过网络连接通信。

该计算机程序被处理器执行时以实现一种用于筛选Wafer中不良Die的测试方法。

本领域技术人员可以理解，图11中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

在一个实施例中，提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现以上各个方法实施例中的步骤。

在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以上各个方法实施例中的步骤。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。

其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。

非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。

易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。

作为说明而非局
限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步
DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对技术专利范围的限制。

应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。

因此，本申请专利的保护范围应以所附权利要求为准。