第三章 组合逻辑电路讲义

第三章组合逻辑电路讲义

发表时间：2008-6-2

组合逻辑电路：任何时刻的输出状态只取决于同一时刻各输入状态的组合，而与电路的原状态无关。

从电路结构上看，组合逻辑电路具有以下特点：

(1) 电路由逻辑门电路组成，不含任何记忆元件，电路没有记忆能力；

(2) 输入信号是单向传输的，电路中没有反馈延迟通路。

3.1 组合逻辑电路的分析方法和设计方法

一、组合逻辑电路的分析方法

组合逻辑电路的分析，就是找出逻辑电路输出和输入之间的逻辑关系，从而确定电路的逻辑功能。组合逻辑电路的分析方法一般按下列步骤进行：

(1) 根据给定组合逻辑电路的逻辑图，从输入端开始，逐级推导出各输出端的逻辑函数表达式；

(2) 化简和变换各逻辑表达式，使表达式有利于列真值表；

(3) 根据逻辑表达式列出它的真值表，以使逻辑功能更加直观；

(4) 由逻辑函数表达式或真值表，用文字概括出给定组合逻辑电路的逻辑功能。

(3) 确定逻辑功能。

举例：奇偶校验电路

说明：由真值表分析电路功能则需一定的数电知识，需要有知识的积累，分析电路的能力才会不断提高。

二、组合逻辑电路的设计方法

设计是分析的逆过程，设计者需从实际的逻辑问题出发，选择适当的逻辑器件，设计出满足逻辑功能要求的电路，并力求最简。

当选用小规模集成电路(SSI)组件做设计时，电路最简的标准是所用门电路的数目最少，而且门电路的输入端数目也最少。

当使用中规模集成电路(MSI)组件时，电路最简的标准是使用的集成电路数目最少，种类最少，而且相互间的连线也最少。

基于SSI设计组合逻辑电路时，一般按以下步骤进行：

(1) 对实际逻辑问题进行逻辑抽象，列出描述实际逻辑问题的真值表。

直接从实际问题的逻辑功能出发，进行逻辑抽象求得其真值表，是设计的基础，也是关键。因为真值表建立的正确与否，将决定着所设计的电路能否实现预定的逻辑功能。具体做法是：

首先，分析实际逻辑问题的因果关系，确定输入变量和输出变量，通常是取原因(或条件)作为输入逻辑变量，取结果作为输出逻辑变量；再给输入、输出变量赋值，即确定输入、输出变量的名称、状态表示，0、1的具体含义由设计者人为选定；最后，分别考察在每一个可能的输入组合作用下相应的输出值，便可求得符合题意的真值表。

(2) 根据真值表写出逻辑函数表达式，并化简为最简与或表达式。

(3) 根据对电路的具体要求和器件的资源情况，选定所采用的器件类型，并依据所选器件类型进行逻辑表达式的变换。

(4) 由变换的逻辑表达式画出逻辑图。

当采用MSI组合逻辑器件设计时，其设计步骤与上述基本相同，只是不用将逻辑函数表达式进行化简，而只需将其变换成与所用器件的输出函数表达式相同或相似的形式即可。

设计举例用与非门和反相器设计一个将8421BCD码转换成余3码的电路。

3.2 常用组合逻辑电路

常用组合逻辑电路种类繁多，主要有编码器、译码器、数据选择器、数值比较器、加法器等。这些组合电路的应用非常广泛，已是标准化的中规模集成产品。下面分别介绍这些器件的工作原理和使用方法。

一、加法器

在数字系统中，除进行逻辑运算外，还经常做数值的算术运算。两个二进制数之间的算术运算无论是加、减、乘、除，目前

个信号输入端～，

进制码输出端。此外，电路还设置了选通输入端，选通输出端和扩展端。

编码输入端～，低电平有效。

编码输出端，低电平有效，是反码形式的码。例如，输入= 时，编码为=

输入～的优先级别由高到低依次为。

个输入端，～输入全为个输入有效，对应于功

它有n个输入端，共有2n个代码，对应每个二进制代码，电路共有2n个输出端。另外，一般译码器都设置了一个使能输入端S，只有当其为有效电平时，译码器才能工作，否则译码器不工作，输出均为无效电平。

(1) 2线–4线译码器

设A0、A1为译码电路的输入变量，输出信号分别为～，它们的有效电平为低电平。当输入代码分别为00、01、10、11时，分别输出低电平。

另外，设置一个使能输入端，且当=0时，允许译码器工作，否则译码器被禁止。于是，可列出译码器的功能表如表3.3.5

所示。

表3.3.5 2线–4线译码器功能表

由功能表可写出各输出端的逻辑表达式为

画出2线–4线译码器的逻辑图

(2) 集成二进制译码器

中规模集成的3线–8线译码器74138的逻辑图、逻辑符号和引脚图，它的功能表如表3.3.6所示。

由图3.3.7(a)可知，该译码器有3个输入A0、A1、A2，它们共有8 种状态的组合，即可译出8个输出信号～(有效电平为低电平)，故该译码器称为3线–8线译码器。与图3.3.6比较，该译码器的主要特点是，设置了S1、和3个使能控制输入端。由功能表3.3.6可知，当S1为1，且和均为0时，译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平。这3个控制端也叫做“片选”输入端，利用片选的作用可以将多片74138连接起来以扩展译码器的功能。

由上式可以看出，当S1=1、== 0时，～同时又是A2、A1、A0这三个变量的全部最小项的译码输出。显然，一个3线–8线译码器能产生3变量函数的全部最小项，利用这一点能够方便地实现3变量逻辑函数。

例3.3.1 用一个3线–8线译码器实现逻辑函数。

解：（1）首先将给定的逻辑函数化为最小项之和的形式，得到

（2）为实现给定的逻辑函数，应使3线–8线译码器处于工作状态，即使

S

为1，且和均为0。

1

（3）由图3.3.7(a)和式(3.3.3)可知，只要令74138的输入A2=A、A1=B、A0=C ，

则它的输出～就是上式中的

～。由于这些最小项是以反函数形式给出的，所以还需要把F变换为

～的形式

上式表明，只需在74138的输出端附加一个与非门，即可得到实现F的逻辑电路。电路接法如图3.3.8

所示。