第5章MOS反相器-MOS晶体管总结教学提纲
清华大学《数字集成电路设计》周润德 第5章 CMOS反相器
第五章 CMOS 反相器 第一节 对逻辑门的基本要求（1）鲁棒性（用静态或稳态行为来表示）静态特性常常用电压传输特性（VTC）来表示（即输出与输入的关系）， 传输特性上具有一些重要的特征点。
逻辑门的功能会因制造过程的差异而偏离设计的期望值。
V(y) 电压传输特性（直流工作特性）VOH fV(y)=V(x)VM开关阈值VOL VOL VOHVOH = f(VOL) VOL = f(VOH) VM = f(VM)V(x)额定电平2004-9-29 清华大学微电子所《数字大规模集成电路》 周润德 第5章第1页（2）噪声容限：芯片内外的噪声会使电路的响应偏离设计的期望值 （电感、电容耦合，电源与地线的噪声）。
一个门对于噪声的敏感程度由噪声容限表示。
可靠性―数字集成电路中的噪声v(t) i(t)V DD电感耦合电容耦合电源线与地线噪声噪声来源： （1）串扰 （2）电源与地线噪声 （3）干扰 （4）失调 应当区分： （1）固定噪声源 （2）比例噪声源 浮空节点比由低阻抗电压源驱动的节点更易受干扰 设计时总的噪声容限分配给所预见的噪声源2004-9-29 清华大学微电子所《数字大规模集成电路》 周润德 第5章第2页噪声容限（Noise Margin）V“1” V OH V IHout OH 斜率 = -1V不确定区 斜率 = -1ILV “0” VVOLOL V IL V IH V in2004-9-29清华大学微电子所《数字大规模集成电路》 周润德第5章第3页噪声容限定义"1"噪声容限（Noise Margin） 容许噪声的限度V IH高电平 噪声容限VOHNM H未定义区 低电平 噪声容限V OL "0" NM L V IL抗噪声能力（Noise Immunity） 抑止噪声的能力门输出门输入2004-9-29清华大学微电子所《数字大规模集成电路》 周润德第5章第4页理想逻辑门V outg=∞Ri = ∞ Ro = 0 Fanout = ∞ NMH = NML = VDD/2V in2004-9-29清华大学微电子所《数字大规模集成电路》 周润德第5章第5页早期的逻辑门5.0 4.0 3.0 2.0 VM 1.0 NM H NM L0.01.02.03.0 V in (V)4.05.02004-9-29清华大学微电子所《数字大规模集成电路》 周润德第5章第6页（3） “再生”特性：逻辑门的“再生”特性使被干扰的信号能恢复到名义 的逻辑电平。
MOS管(新)总结
vDS /V
iD K n [2 (v G S V T )v D S v D 2 S ]iD
其中 KnK 2n ' .W LnC 2OX(W L)
本征导电因子 Kn' nCOX n 为反型层中电子迁移率 C O X 为栅极氧化层单位面积电容
vDS /V
在特性曲线原点四周 iD 2 K n (v G S V T )v D S
第五章 场效应管放大电路
场效应管是一种利用电场效应来把握电流的一种半导体器 件，是仅由一种载流子参与导电的半导体器件。从参与导电的 载流子来划分，它有电子作为载流子的N沟道器件和空穴作为 载流子的P沟道器件。
场效应管：
结型
N沟道 P沟道
增强型
MOS型
N沟道 P沟道
耗尽型 增强型 耗尽型
§5.1 金属-氧化物-半导体〔MOS〕场效应管
在VDS作用下无iD。
耗尽型：VGS=0时，漏源之间有导电沟道， 在VDS作用下iD。
§5.1.1 N沟道增加型MOSFET
1. 构造和符号
N沟道增加型MOSFET构 造左右对称，是在一块浓 度较低的P型硅上生成一层 SiO2 薄膜绝缘层，然后用 光刻工艺集中两个高掺杂 的N型区，从N型区引出电 极作为D和S,在绝缘层上镀 一层金属铝并引出一个电 极作为G
〔1〕 直流通路
Rg1
VGS= VG=VDDRg2/(Rg1+Rg2) 假设NMOS工作于饱和区，则 IDKn(VGSVT)2
＋Cb2V＋G g
vi Rg2
－
VDD
Rd
＋Cb2
d iIdD
＋
B
v0
s
VS
－
VDS= VDD－IDRd
半导体器件物理(第五章 MOS场效应晶体管)
5.2 MOS型晶体管的阈值电压
考虑体效应后，MOS晶体管的阈值电压 VT 修正为：
1/ 2 Q [2 ε qN (2φ V )] S A FP SB VT' φms SS 2φ FP COX COX
1/ 2 [2 ε qN ( 2φ V )] Q S D FN SB VT' φms SS 2φ FN COX COX
D
n
耗尽层
S
n n
D
P Si
(a) VDS = 0V
(b) VDS = 1.0V >0
当 VDS=0V时，这时没有漏 极电流，即 IDS=0 。从漏区至 源区，反型沟道厚薄一致，见 图(a) 所示。
当 VDS= 1.0V时，已经存在沟道 电流 IDS ，这时整个沟道区表面的 电势是不相等的，见图 (c) 所示， 设该电势为 V(y) ，如图 (d) 所示， 而反型层的分布如图(b)所示。
5.2.1 MOS型晶体管阈值电压的定义
VGS
S G
定义：
D
I DS
n
电子沟道
n
P Si
B
耗尽层
当 MOS 晶体管位于近源端 处的沟道区出现强反型层时， 施加于栅源两电极之间的电压 称为 MOS 晶体管的阈值电压， 用VT表示。
5.2.2 理想情况下MOS管阈值电压的表达式
（所谓理想情况，其情形完全类似于理想MOS结构）
5.1 MOS型晶体管的结构与分类
I DS
I DS
O VT 0
VGS
VT 0 O
VGS
(e) nMOS管转移特性曲线 （增强型）
(f) nMOS管转移特性曲线 （耗尽型）
数字集成电路教学大纲
《数字集成电路》课程教学大纲课程代码：060341001课程英文名称：digital integrated circuits课程总学时：48 讲课：44 实验：4 上机：0适用专业：电子科学与技术大纲编写（修订）时间：2017.05一、大纲使用说明（一）课程的地位及教学目标数字集成电路是为电子科学与技术专业开设的学位课，该课程为必修专业课。
课程主要讲授CMOS数字集成电路基本单元的结构、电气特性、时序和功耗特性，以及数字集成电路的设计与验证方法、EDA前端流程等。
在讲授基本理论的同时，重在培养学生的设计思维以及解决实际问题的能力。
通过本课程的学习，学生将达到以下要求：1．掌握CMOS工艺下数字集成电路基本单元的功能、结构、特性；2．掌握基于HDL设计建模与仿真、逻辑综合、时序分析；熟悉Spice模型；3．具备将自然语言描述的问题转换为逻辑描述的能力；4. 具有解决实际应用问题的能力。
（二）知识、能力及技能方面的基本要求1.基本知识：CMOS数字集成电路设计方法与流程；CMOS逻辑器件的静态、动态特性和Spice 模型；数字集成电路的时序以及互连线问题；半导体存储器的种类与性能；数字集成电路低功耗解决方法以及输入输出电路；数字集成电路的仿真与逻辑综合。
2.基本理论和方法：在掌握静态和动态CMOS逻辑器件特性基础上，理解CMOS数字集成电路的特性和工作原理；掌握真值表、流程图/状态机、时序图的分析方法和逻辑设计的基本思想。
3.基本技能:掌握器件与系统的建模仿真方法；具备逻辑描述、逻辑与时序电路设计能力；熟悉电路验证与综合软件工具。
（三）实施说明1．教学方法：课堂讲授中要重点对基础概念、基本方法和设计思路的讲解；采用启发式教学，培养学生思考问题、分析问题和解决问题的能力；引导和鼓励学生通过实践和自学获取知识，培养学生的自学能力；增加习题和讨论课，并在一定范围内学生讲解，调动学生学习的主观能动性；注意培养学生提高利用网络资源、参照设计规范及芯片手册等技术资料的能力。
《mos反相器》课件
阈值电压的稳定性对反相器的性能影响较大，稳定性越高，反相器的性能越稳定。
驱动能力
驱动能力：指MOS反相器能够驱动的 最大负载电流。
驱动能力越强，表示反相器的负载能 力越强，能够驱动更多的电路元件。
驱动能力的大小决定了反相器在电路 中的负载能力，即能够驱动多少电流 。
金属-氧化物-半导体结构
由金属、氧化物和半导体材料组成，是MOS反相器的基本组成部 分。
半导体表面势垒
在半导体表面形成的势垒，控制着电流的流动。
电压控制特性
通过施加电压，可以控制半导体表面势垒的高低，从而控制电流的 流动。
MOS反相器的电压控制特性
正向偏置和反向偏置
线性区和饱和区
在MOS反相器中，输入和输出信号通 过电压的形式进行传输，正向偏置和 反向偏置是两种常见的电压状态。
02
它利用电压来控制半导体表面的 载流子分布，从而实现信号的放 大、开关和逻辑运算等功能。
MOS反相器的应用
在数字电路中，MOS反相器常被用 作逻辑门的基本单元，实现逻辑运算 和信号的逻辑处理。
在模拟电路中，MOS反相器可以用于 信号放大、开关和滤波等应用。
MOS反相器的基本结构
01
02
03
04
MOS反相器由输入级、中间 级和输出级三部分组成。
输入级通常是一个增强型或耗 尽型场效应管，用于接收输入 信号并控制中间级的电流。
中间级通常是一个共源放大器 ，用于放大输入信号并传递给
输出级。
输出级通常是一个推挽放大器 ，用于输出放大的信号并驱动
负载。
02
MOS反相器的工作原理
MOS晶体管PPT演示文稿
图2.1.1 NMOS晶体管
•10
图2.1.2 NMOS管截面图
•11
图2.1.3 实际的NMOS管衬底引线
•12
（a）增强型
（b）耗尽型
图2.1.4 MOS管在电路中的符号
耗尽型MOS管与增强型MOS管不同之处在于，耗尽型MOS管
在vGS=0时，导电沟道已经存在，它是通过加工过程中的离子注
图2.2.1 导电沟道没有形成
•15
图2.2.2 栅-源电压vGS控制导电沟道宽窄
•16
（a） vDSvGSVT
•17
（b） vDSvGSVT
•18
（c） vDSvGSVT
图2.2.3 NMOS管的工作状态示意图
•19
2.3 MOS晶体管的电流电压关系
1、非饱和区（线性电阻区）
IDK W L vG SV TvD S1 2vD2S （2.3.8）
[3] 陈中建主译. CMOS电路设计、布局与仿真.北京：机械工 业出版社，2006.
[4]（美）Wayne Wolf. Modern VLSI Design System on Silicon. 北京：科学出版社，2002.
[5] 朱正涌. 半导体集成电路. 北京：清华大学出版社，2001. [6] 王志功，沈永朝.《集成电路设计基础》电子工业出版
•8
2.1 MOS晶体管结构
根据导电沟道的不同，MOS晶体管可分为P沟道MOS晶体 管（简称为PMOS管）和N沟道MOS晶体管（简称为NMOS管）， 而根据在没有外加电压条件下导电沟道形成与否又可分为耗尽型 MOS管和增强型MOS管。
图2.1.1所示的是一只增强型NMOS管，它是在适度掺杂的 P型衬底上制作两个掺杂浓度较高的N型区，分别作为漏区和源 区，在漏区和源区之的区域上面制作一层绝缘层（一般是二氧 化硅物质），绝缘层上面沉积一层多晶硅作为栅区。我们把源区 和漏区两个掺杂区之间的距离称为沟道长度L，而垂直于沟道长 度的有效源漏区尺寸称为沟道宽度W。
第5章MOS反相器(半导体集成电路共14章)讲解
2018/10/12
三、 E/E MOS反相 器
介绍饱和MOS负载反相器
只要开通，则工作在饱和区
n
out in n
Vds=Vgs>Vgs-Vth
VIN 0 驱动管截止 OH
V
VDD V = VV -V THL
OUT DD
THL
I DSL
I DSI nCox
2018/10/12
IN DD
当VGS=VDD-(VDD-VTHL)=VTHL时 负载管关断
2
2
GSL
THL
n
ox
L
DD
OUT
THL
E/E MOS反相器电压传输特性
Vout VDD-VT
n
Vin Vout n
gmL/gmI减小
Vin
VIN
2018/10/12
三、 E/D MOS反相 器
采用耗尽型，VGS=0时,一直工作处于导通状态 n MD out
R
输入
负载
输出
在驱动管开关闭合时，负载电阻相对于开关的电阻足够大
驱动
OUTPUT
MOS晶体管的导通电阻随管子的尺寸不同 而不同，通常在K欧数量级，假设它为3K 欧，负载电阻取它的10倍为30K欧，用多晶 硅作负载电阻时，如多晶硅的线宽为2微米 的话，线长需为2mm。
INPUT
占面积很大，因此通常 用MOS管做负载
=V VOH V VDD
OUT
VIN 0 驱动管截止 VIN VDD
n ox D
DD
in
n
ME
I DSD
I DSE nCox (
W 1 2 2 ) E [(VGSE VTE )VDS VDS ] C ( ) [( V V ) V V ] n ox I DD TE OUT OUT W L 2 C ( ) L 2 n ox E 有比电路
《半导体集成电路》考试题目及参考答案
？ ？第一部分 考试试题第 0 章 绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类5.什么是特征尺寸？它对集成电路工艺有何影响6.名词解释：集成度、wafer size 、die size 、摩尔定律？第 1 章 集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。
3.简单叙述一下 pn 结隔离的 NPN 晶体管的光刻步骤？4.简述硅栅p 阱 CMOS 的光刻步骤？5.以 p 阱 CMOS 工艺为基础的BiCMOS 的有哪些不足？6.以 N 阱 CMOS 工艺为基础的BiCMOS 的有哪些优缺点？并请提出改进方法。
7. 请画出 NPN 晶体管的版图，并且标注各层掺杂区域类型。
8.请画出 C MOS 反相器的版图，并标注各层掺杂类型和输入输出端子。
第 2 章 集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。
2. 什么是集成双极晶体管的无源寄生效应？3. 什么是 MOS 晶体管的有源寄生效应？4. 什么是 MOS 晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up ”效应的方法？6.如何解决 MOS 器件的场区寄生 MOSFET 效应？7. 如何解决 MOS 器件中的寄生双极晶体管效应？第 3 章 集成电路中的无源元件1.双极性集成电路中最常用的电阻器和 MOS 集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻 200 欧，阻值为 1K 的电阻，已知耗散功率为 20W /c ㎡,该电阻上的压降为 5V,设计此电阻。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ID SC o xW L[(V G S V T H )V D S1 2V D S2](0<VDS<VGS-VTH)
ID
IDS1 2 CoxW L'(VGSVTH)2 (0< VGS-VTH < VDS)
影响MOS晶体管特性的几个重要参数
• MOS晶体管的宽长比（W/L)
• MOS晶体管的开启电压VTH
2020/6/28
栅极氧化膜的厚度tox 沟道的掺杂浓度（NA) 衬底偏压（VBS)
NMOS的IDS-VDS特性（沟道长>1m)
221..0.505VVV
VGS
IDS VDS
非饱和区
饱和区
PMOS的IDS-VDS特性（沟道长>1m)
2020/6/28
MOS管的电流解析方程（L〉1m)
ID SK n [2 (V G S V T)H V D S V D 2]S (0<VDS<VGS-VTH)
栅极
绝缘层（SiO2）
漏极
n+
半
导
体
p型硅基板
基
板
MOS晶体管实质上是一种使
电流时而流过，时而切断的开关
栅极(G)
MOS晶体管的符号
源极(S) 栅极(G)
源极(S) 栅极(G)
源极(S) 栅极(G)
源极(S)
漏极(D)
NMOS
2020/6/28
漏极(D)
PMOS (a)
漏极(D)
NMOS
漏极(D)
f f V TH m sC Q O SS X C Q O DX 2F
V T H m s C Q O S X S C 1 O X 20sq N A (2F ) 2F
V THm sC Q O SX S (2F)2F
2020/6/28
1
COX
20sqNA
VG﹥VTH
Vox fsfVs BS
dx
VGSVTVDS VGSVTH
ID SW C ox[V G SV THV(x)]
L
V V D S
dV dx
V (x)
ID Sdx W C ox [V G SV THV(x)]dV
x0
V0
ID SC o xW L[(V G S V T H )V D S1 2V D S2]
2020/6/28
2020/6/28
+ +
++
+ +
++
+
+
+
+
++
+
最大耗尽层
VG
EFm
Ec
Eii
wmax
EEFV
MOS晶体管的阈值电压-2
Vox 反f型s 层
感应电子
VG﹥VTH
+ +
++
+ + +
++
+
+
+
++
+
最大耗尽层
VG
EFm
Ec
wmax
EEEiiFV
f V G WV O X 2qs0NsAfCsOX
+ +
++
+ + +
++
+
+
+
++
+
VBS
最大耗尽层
V THm sC Q O SX S (2F)2F
V T Hm sC Q O S X S (2F V B S)2F
2020/6/28
V T Hm sC Q O SX S (2FV B S)2F
1 COX
20
sqNA
功函数差 SiO2表面电荷 衬底偏压 费米势
0s
tox
Q SC OV X OX Q DqN A W
VOXCQOSXqCN O AW XC1OX 20sqNAfs
2020/6/28
VGC1 OX20sqN Afsfs
MOS晶体管的阈值电压-3
Ec
fs =2fF
fF
Ei EF
EV
f f f V T H C 1 O2 X 0s qA ( N 2 F ) 2 F C Q O D X 2 F
ID
ID SK n (V G S V T)H 2 (1 V D )S (0< VGS-VTH < VDS)
Kn
1 2
nCoxW
PMOS
(b)
ID 非饱和区 饱和区
VG
VD
2020/6/28
非饱和区的电流方程
VGSVT
W L
QC G(VG SV T)tox (VG SV T)
Q ( x ) W C o x [ V G S V T H V ( x ) ] V ( 0 ) 0 , V ( L ) V D S
IQ(x),EdV
饱和区的电流方程
VGSVT VDSVGSVTH
L'
V G S V T H
ID Sdx W C ox [V G SV T HV(x)]dV
x0
V0
L’
ID S1 2 CoxW L'(VG SVTH)2
2020/6/28
沟道长度调制效应
MOS晶体管
ID 非饱和区
S
饱和区
非饱和区的电流方程: ID SC o xW L[(V G S V T H )V D S1 2V D S2]
VDSsat=VGS-VTH
饱和区的电流方程:
G
VDS 1
ID S2 D
CoxW Ln+
p型硅基板
记住
2020/6/28
NMOS晶体管的I/V特性-1
ID 非饱和区
饱和区
VDSsat=VGS-VTH
VDS
ID SC o xW L[(V G S V T H )V D S1 2V D S2](0<VDS<VGS-VTH)
ID
IDS1 2 CoxW L'(VGSVTH)2 (0< VGS-VTH < VDS)
2020/6/28
常令 Kn’＝nCox , Kp’＝pCox
Kn
1 2
nCoxW
L
源极
Kp
1 2
pCoxW
L
nCoxW L
导电因子
n ：为Si中电子的迁移率 Cox : 为栅极单位电容量
W : 为沟道宽
L : 为沟道长
2020/6/28
栅极 SiO2 漏极
Cox
Cox=ox/tOX
MOS晶体管的阈值电压-1
VG=VFB(=0)
++ + +
+
+ +
+ +
++ +
+ ++ +
EFm
Ec Eii EEFV
VG﹥0
+ +
+
+
+
++ + + ++ ++ ++ +
Vox фs
EFm VG w
Ec Eii EEFV
VG﹥VTH
第5章MOS反相器-MOS晶体管 总结
本节课主要内容
MOS晶体管 ❖ 器件结构 ❖电流方程 ❖电流电压特性 ❖衬底偏压效应 ❖短沟道效应 ❖MOSFET的电容 ❖MOSFET的导通电阻
2020/6/28
MOSFET
2020/6/28
MOSFET的基本结构
N沟MOS晶体管的基本结构
源极
n+
MOS晶体管的动作
VG=VFB(=0)
++ + +
+
+ +
+ ++ ++
+ ++ +
EFm
Ec EEEiiFV
VFB≠0
2020/6/28
VTHVFBC Q O DX2fF
MOS晶体管的阈值电压-4
VTHVFBC Q O DX2fF
VFB 金/半 属导体功 二 函 氧 数 化 的 硅 差 中 荷
VFBfmsCQOSSX