成都大学智力竞赛抢答器

合集下载

智力竞赛抢答器的电路设计

智力竞赛抢答器电路设计一、选题背景1.抢答组数为3 组，输入抢答信号的按键需完成无抖动功能；2.能迅速、准确地判处抢答者，同时能排除其它组的干扰信号，闭锁其它各路输入使其它组再按开关时失去作用，并能对抢中者有显示和鸣叫指示3.每组有 1 位十进制计分显示电路，能进行加/减计分；4.当抢答开始后，指示灯应闪亮；当有某组抢答时，指示灯灭，最先抢答一组的灯亮，并发出音响；也可以驱动组别数字显示（用数码管显示）；5.回答问题的时间应可调整，分别为 10s、20；主持人应有复位按钮和开始抢答按钮。

二、方案论证(设计理念)说选用at89c51芯片进行仿真实验，由于题目要求以及芯片的端口较少问题，故选用了一个四位数码管，将显示分数和显示选手号的功能集成于一个四位数码管中，并由复位功能进行两种显示的切换。

将P0口接上数码管，从P2口选择几个作为位选端口，另外的几位作为主持人的按键用来进行加减分以及开始和复位的选择。

并对按键进行了消抖防影措施。

在芯片的对应端口连接上晶振电路，在P3口连接蜂鸣器进行相应的提示。

源程序在keil5环境中生成，仿真在protues8.9环境中生成，将程序写入芯片中得到了运行且功能无错误三、过程论述过程论述大致分为两个部分，为硬件部分和软件部分1.硬件部分P0口接上数码管，采用共阴极四位一体数码管。

由于连接的为P0口所以需要接上上拉电阻，由于单个电阻过于麻烦所以选择使用排阻。

蜂鸣器电路，由于单片机产生的电流过小，无法支持蜂鸣器的正常使用，所以使用三极管进行电流放大来保持蜂鸣器的正常使用。

图中显示的为按键，左侧是选手按键，右侧为主持人按键，分别为开始按钮、加分按钮、减分按钮、复位按钮。

2.软件部分本次实验使用了两个定时器中断，分别为定时器中断0和定时器中断1。

设置的初始抢答倒计时为20s，答题时间为10s，为两个定时器赋上相应的初值可以应对两种时间为零的各种情况由于题目的要求当复位按键或者选手按键按下后需要屏蔽其他选手的按钮影响，设计采用了一种标志位来控制按键扫描函数，当复位按键或者选手抢答按键按下后该标志位置1然后停止对按键函数的扫描以此来屏蔽其他按键的干扰。

智力抢答器实验报告

智力抢答器实验报告智力抢答器实验报告引言：智力抢答器是一种用于测量个体智力水平的设备。

通过对被试者进行一系列智力测试，并记录其反应时间和准确率，可以客观地评估被试者的智力水平。

本实验旨在探究智力抢答器在智力测量中的应用效果，并对其优缺点进行分析。

实验设计：本次实验选取了30名大学生作为被试者，他们在实验前进行了智力水平测试，以便将他们分为高、中、低三个智力水平组。

实验采用随机分组设计，每组10人。

每位被试者在实验中依次完成了智力测试任务，并使用智力抢答器进行答题。

实验过程：实验分为两个阶段进行，第一阶段是控制组，被试者在没有智力抢答器的条件下完成智力测试。

第二阶段是实验组，被试者在有智力抢答器的条件下完成智力测试。

每个阶段之间有适当的间隔时间，以避免被试者疲劳或记忆效应的干扰。

实验结果：通过对实验数据的分析，我们得出了以下结论：1. 反应时间：实验组的被试者在使用智力抢答器时，反应时间明显缩短。

这是因为智力抢答器能够快速识别被试者的回答，并及时给出反馈，从而提高了被试者的答题速度。

2. 准确率：实验组的被试者在使用智力抢答器时，准确率相对较高。

智力抢答器能够自动判断答案的正确与否，并给出相应的提示，有效避免了被试者的主观判断误差。

3. 反应模式：实验组的被试者在使用智力抢答器时，出现了更为稳定的反应模式。

他们更加注重思考答案，而不是仅仅凭直觉做出选择。

智力抢答器的存在，使得被试者更加有动力去思考和分析问题，提高了智力测试的可信度。

讨论与分析：智力抢答器作为一种智力测量工具，具有一定的优势和局限性。

从实验结果来看，智力抢答器在提高被试者答题速度和准确率方面发挥了积极作用。

然而，在某些情况下，智力抢答器可能会对被试者产生一定的心理压力，从而影响其答题表现。

此外，智力抢答器也无法完全取代人工评分，对于一些开放性问题的答案评判仍需要人工干预。

结论：智力抢答器作为一种智力测量工具，在一定程度上提高了智力测试的效率和准确性。

抢答器使用方法

使用方法3.1、连接抢答开关和显示屏根据晚会参加竞赛的组数决定挂接多少个分数显示屏把对应的显示屏放在各参赛组台子上用数据线连接到主机对应的分牌插座上。

再把抢答开关插到各个分数显示屏的抢答开关插座上。

再把主显示屏连到主机后的主显示专用插座上同时插好数字小键盘。

3.2、开机接通220V电源主机显示屏应显示“1 000”。

其中“000”在不停的闪烁显示。

但各分数显示屏全部不显示。

在没有输入基本分前分数牌中有个别数字有点微亮为正常情况。

3.3、基本分设置主显示屏在显示“1 000”时即提示您输入基本分数可利用数字小键盘依次输入百位、十位的初始分数个位默认为0例如输入“100”分然后按ENTER键确认输入。

如输入错误在按ENTER键前可按DEL键可取消重设。

当按“ENTER”键后各组的分数牌立即显示基本分数。

3.4、加分步进值设置主机显示屏显示“2 00”时提示输入加分的步进值在10-50分之间任选个位默认为0按“ENTER”键输入。

3.5、减分步进值设置主机显示屏显示“3 00”时提示输入减分的步进值在0-45之间任选个位为0或5按“ENTER”键输入。

3.6、抢答倒计时时间设置主机显示屏显示“4 000”时提示输入抢答倒计时的时间可以在1-255之间任意设置单位为秒按“ENTER”键确认。

3.7、答题倒计时时间设置主机显示屏显示“5 000”时提示输入答题倒计时的时间可以在1-255之间任意设置单位为秒按“ENTER”键确认。

主显示屏将显示“0 000”四位全部闪烁显示提示进入功能操作等待状态。

3.8、测试各组的抢答按钮在“0 000”闪烁状态下先按第一组的抢答按钮主机显示屏会立即显示“1 ”1在闪烁为该组的分数。

同时第一组的显示屏会闪烁显示。

然后按“ENTER”键返回到“0 000”闪烁状态继续测试2-8组。

3.9、各组的必答题操作主机显示屏显示“0 000”闪烁时根据主持人的指令直接按小键盘上的1-8数字键主机显示屏最左边显示该组的组号后面显示该组当前的分数同时对应的组别显示屏上的分数开始闪烁。

四人智力竞赛抢答器

竞赛抢答器要求：设计一个供四人参赛的抢答器，能准确分辨、记录第一个有效按下抢答键者，并用声、光指示；主持人没有宣布抢答开始时，抢答不起作用。

主持人宣布抢答开始时，按“开始”键，抢答开始，同时启动计时器计时；计时器计时采用倒计数的方式，以加强现场气氛，增加紧迫感。

若预定时间内无人抢答，自动给出信号停止抢答，以免冷场。

倒计数定时器的时间可以随意预置；每组有一个计分器。

从预置的100分开始，由主持人控制。

答对者加10分，答错则扣10分。

拓展要求：具有较强的扩展性。

用无线的方式实现抢答。

设计提示：关键是要存住第一抢答者的信息，并阻断以后抢答者的信号。

可用集成的多组触发器或锁存器辅以逻辑门实现（例如用TTL电路的74373，CMOS电路的14599等)；加减计分可以用十进制的可逆计数器完成，个位不变，仅十位以上参与加减；倒计时可用减法计数器完成；各单元电路分别设计、调试，最后合成。

目录1.前言 ......................................................... - 1 -2.总体方案设计 ................................................. - 4 - 2.1 方案比较.................................................. - 4 -2.2方案论证及选择............................................ - 6 -3.单元模块设计 ................................................. - 7 - 3.1抢答器电路................................................ - 7 - 3.2计时器电路................................................ - 9 -3.2.1 555定时器.......................................... - 10 -3.2.2减法计数器........................................... - 12 -3.2.3 数字显示器........................................... - 13 -3.3 计分器电路............................................... - 14 -4.主要器件介绍 ................................................ - 15 -5.系统功能调试 ................................................ - 17 -6.总结与体会 .................................................. - 18 -7.谢辞 ........................................................ - 19 - 【参考文献】 .................................................. - 20 - 附录 .......................................................... - 21 -1前言关于这次设计的用于多人竞赛抢答的器件，在现实生活中很常见，尤其是在随着各种智益电视节目的不断发展，越来越多的竞赛抢答器被用在了其中，这种抢答器的好处是不仅能够锻炼参赛选手的反应能力，而且能增加节目现场的紧张、活跃气氛，让观众看得更有情趣。

四组智力竞赛抢答器设计

哈尔滨工程大学项目报告项目名称：四组智力竞赛抢答器设计班级：20100434学号：2010043402姓名：赵涛项目难度项目答辩项目报告总分项目成绩项目名称：四组智力抢答器设计项目简介：四组智力抢答器设计的主要内容包括：设计四组智力抢答器设计的硬件模型、编写I/O分配表、画PLC接线图、编写梯形图程序以及程序的调试和运行。

1、四组智力抢答器设计的控制要求：四组智力抢答器如图1所示。

知识竞赛抢答器能适合以下比赛规则：出题后，各队员抢答必须在主持人说出“开始”并按下裁判台的开始按钮SB1后10S内抢答。

（若有选手在主持人未按下开始按钮就开始抢答则报警）10S时间到，如无队抢答，则抢答器给出时间已到信号，该题作废。

在有队抢答的情况下，则抢答器发出“抢答”信号，抢到题的队必须在15S内答完题，如15S内未答完，则作超时违规处理，信号灯发出超时信号，答题结束。

主持人抢答超时开始答题超时选手一选手二选手三选手四信号灯1信号灯2信号灯3信号灯41号犯规灯2号犯规灯3号犯规灯4号犯规灯图1 四组智力抢答器示意图2、时序图：根据四组智力抢答器的控制要求，四组智力抢答器的时序图如图2所示，这是编制梯形图的基础。

开始SB1停止SB2抢答超时计时答题超时计时提前抢答报警答题超时报警10S15S抢答指示灯提前抢答某位抢答成功图2 四组智力抢答器时序图3、I/O地址分配表根据四组智力抢答器的控制要求，本系统所用的硬件包括西门子S7-300 PLC、启动按钮SB1、停止按钮SB2、输出器件。

系统的I/O分配表如表1所示。

表1 I/O地址表输入输出地址代号输入信号地址代号输出信号I1.0SB1主持人开始按钮Q11.0HL0主持人灯I1.1SB2主持人停止按钮Q11.1HL1信号灯1I1.2SQ1一号选手按钮Q11.2HL2信号灯2I1.3 SQ2 二号选手按钮Q11.3 HL3 信号灯3I2.0 SQ3 三号选手按钮Q12.0 HL4 信号灯4I2.1 SQ4 四号选手按钮Q12.1 HL5 抢答超时灯Q12.2 HL6 1号犯规灯Q12.3 HL7 2号犯规灯Q13.0 HL8 3号犯规灯Q13.1 HL9 4号犯规灯Q13.2 HL10 答题超时灯4、系统接线图：根据四组智力抢答器的控制要求，PLC 接线图如图3所示。

智力竞赛抢答器

应用技术学院课程设计报告课程名称数字电子技术课题名称智力竞赛抢答器专业电子信息工程班级1081班学号10姓名蔡科指导教师李立2012 年 6 月11 日湖南工程学院课程设计任务书课程名称：电子技术课程设计题目：智力竞赛抢答器专业班级：电信1081班学生姓名：蔡科学号：10指导老师：李立审批：任务书下达日期2012年6 月11日星期一设计完成日期2012年6 月22日星期五设计内容与设计要求一、设计内容：1．设计一个可容纳8组代表队参赛的智力抢答器，每组设一个抢答按钮，按钮的编号与选手的编号相对应。

2. 抢答器具有第一信号鉴别及数据锁存功能。

主持人将设备复位（清零）后，发出抢答指令，当第一组参赛者触动按钮时，该组指示灯亮。

此后，其他组别触动按钮无效。

3. 设计一个用数码管显示1~8组中最先抢答组别的电路。

4. 抢答器具有定时30S抢答的功能，当主持人发出抢答指令后开始减计时，并用显示器显示时间。

当抢答时间到，蜂鸣器鸣叫发出报警信号，并封锁输入电路，禁止选手超时抢答。

5．设计一个犯规判别电路，并用指示灯显示。

6．设置记分显示电路，每组预置100分，答对1次加10分，答错1次减10分。

7．功能扩展（自选）二、设计要求：1．思路清晰，给出整体设计框图和总电路图；2．单元电路设计，给出具体设计思路和电路；3．写出设计报告；主要设计条件1．在实验楼南楼的四楼“综合实验室”和“电子实验室”调试。

2．提供调试用实验箱和电路所需元件及芯片。

说明书格式1．课程设计封面；2．任务书；3．说明书目录；4．设计总体思路，基本原理和框图（总电路图）；5．单元电路设计（各单元电路图）；6．安装、调试步骤；7．故障分析与电路改进；8．总结与体会；9．附录（元器件清单）；10．参考文献；11．课程设计成绩评分表目录1 概述 ..............................2 设计方案...........................2.1设计方案和要求................2.2设计思想和原理................2.3单元电路的设计................（2）定时电路设计................（3）报警电路设计................（4）计分电路设计................ 4部分重要原件引脚图及其功能表....... 5心得体会........................... 6附录...............................1.概述智力竞赛是一种生动活泼的教育方式，而抢答就是智力竞赛中非常常见的一种答题方式。

智力竞赛抢答器

实验报告实验题目智力竞赛抢答器姓名：学号：学院：信息工程学院专业：电子信息科学与技术年级2009指导教师：李素梅智力竞赛抢答器实验报告一、实验目的：（1）学习智力竞赛抢答器的工作原理。

（2）学习用EDA技术进行数字系统设计的方法。

二、实验内容：⑴设计实现一个可容纳四组参赛者的数字智力竞赛抢答器。

⑵要求：每组设置一个抢答按钮供抢答者使用；电路具有第一抢答信号的鉴别和锁存功能。

⑶发挥：在此基础上再增加计分电路和犯规电路。

三、设计思路：⑴整个系统由四个模块组成：抢答鉴别模块、抢答计时模块、抢答计分模块、鸣响模块。

⑵抢答鉴别模块利用74LS175D和74LS20D进行锁存，并利用8421 BCD数码管显示。

⑶抢答计时模块利用可进行减法计算的74LS192N进行计数。

⑷抢答计分模块由主持人控制，利用两片74LS192D和两个8421 BCD数码管组成。

(5)鸣响模块由两个或门、四个非门和一个鸣笛器件组成。

四、功能实现：⑴抢答鉴别模块本模块由信号锁存和数字显示两部分组成。

先分析信号锁存部分：信号锁存部分主要由集成寄存器74LS175D、四输入与非门74LS20D和反相器74LS04N 组成。

对集成寄存器74LS175D，CLR为其清零端，在每一次抢答以前都需要对其进行清零，1D~4D端并行的存入寄存器。

输出数据可由1Q~4Q输出，也可由~1Q到~4Q输出，本次试验均采用~1Q到~4Q输出。

开关J1~J5均为单刀双掷开关，开关两端分别接+Vcc和接地。

其中开关J5为主持人控制，接在CLR端，每次抢答前，开关J5接地，进行清零操作。

开关J1~J4分别为四位选手控制，接电源表示输入高电平，接地表示输入低电平。

输入CLK的脉冲为有效脉冲。

当主持人开关接电源后表示抢答开始，当有一个选手按下开关后，表示输入的信号有一个为高电平，其他均为低电平。

此时输入74LS175D的除一个高电平外，其他均为低电平，输出地应为一个低电平，三个高电平，经过74LS20D与非后为1，再经反相器74LS04N后为0，即低电平。

智力竞赛抢答器实验报告

一:实验目的:1: 掌握抢答器的工作原理及其设计方法.2:掌握设计性试验的实验方法.3:掌握焊接技术..二:实验原理:1: 设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是1、2、3、4、5、6、7 . 8，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是1、2、3、4、5、6、7 . 8。

2: 接通电源前，抢答按钮与清零按钮都未按下。

接通电源后，主持人清除开关处于工作状态，抢答器处于工作状态，编号显示器显示为0，蜂鸣器未鸣响（为方便控制，电路设计为清除开关按下时是清零状态，未按下时为工作状态）。

等一轮抢答完成后（七段数码管显示出优先抢答队员编号，并蜂鸣器鸣响），主持人将清零开关按下数码管清为零，蜂鸣器停止鸣响。

然后先后把各队员抢答按钮与主持人清零按钮复位。

即可进入下一轮抢答。

原理为：电路中清零按钮控制D 触发器集成块74LS175清零端低电平输入，按下时清零端输入为低电平（清零端低电平有效），未按下时输入高电平。

清零后D 触发器集成块74LS175 Q`端输出全变为高电平，使编码器74HC147（有效输入电平为低电平）无有效低电平输入，七段数码管上显示为0。

3.抢答时，队员按下抢答按钮的时间有先后次序，电路中每个抢答按钮连接一个D 触发器，当一抢答按钮按下后其对应的触发器锁存住信号，Q`端输出有效低电平，同时通过反馈电路使D 触发器集成块得脉冲信号终止输入，从而使其他D 触发器停止工作，抢答后也无法锁存。

达到有先输入有先锁存功能.4:工作电路图如下:a b c d eg f LTBILEDA CB三:实验仪器:1.制好的抢答器电路板一块2.按要求的电阻.电容.二极管.开关若干，八段led数码管一个..3.焊锡.烙铁四.实验方法及步骤:1:了解电路构成,按要求准备好要的器材.2:将电器元件分好类,便于操作.进行焊接工作.3:焊接好后,进行调试工作.五.实验结论：通过这次八路抢答器的设计，我发现了以往学习中的许多不足，也让我掌握了以往许多掌握的不太牢的知识，感觉学到了很多东西。

智力竞赛抢答器

编程语言
01
选择易于开发、调试和移植的编程语言，如C 或C。
程序结构
02
采用模块化程序设计，将程序划分为不同的功能模块，便于开发和维护。
抢答逻辑
03
编写抢答逻辑代码，实现实时检测、判断最先抢答和显示抢答结果等功能。
界面设计
04
设计简洁明了的界面，方便参赛者和裁判使用。
系统测试与优化
功能测试
01
03
电力。
显示器
用于展示抢答结果。
工作流程
电源启动
抢答器接通电源后开始工作。
信号接收
按钮组件接收到抢答信号。
信号处理
电路板对接收到的信号进行处理。
结果判断与显示
根据处理结果判断并显示抢答结果。
信号接收与处理
信号接收
按钮组件接收到抢答信号后，将信号传递给电路板。
信号处理
电路板对接收到的信号进行识别和处理，判断抢答的有效性。
智力竞赛抢答器
$number {01}
目录
• 抢答器概述 • 抢答器的工作原理 • 抢答器的应用场景 • 抢答器的优势与局限性 • 抢答器的设计与实现 • 抢答器的未来发展与展望
01
抢答器概述
定义与功能
定义
抢答器是一种电子设备，用于智力竞赛中判断并显示哪位选手最先按下抢答按钮。
功能
具备信号输入、信号处理和信号输出三大功能，能够快速准确地判断抢答者的身份，并通过显示设备展示给所有参赛者及观众。
抢答器的重要性
1 2
3
公平性
抢答器能够确保竞赛的公平性，避免因人工判断抢答顺序时出现的误差或偏见。
高效性
抢答器能够提高竞赛的效率，减少等待时间，让比赛更加紧凑和激烈。

智力竞赛抢答器实验报告

智力竞赛抢答器一、实验目的1、学习数字电路中D触发器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路的综合运用；2、熟悉智力竞赛抢答器的工作原理；3、了解简答数字系统设计、调试及故障排除方法。

二、实验原理下图为四人用的智力竞赛抢答装置线路，用以判断抢答优先权。

智力竞赛抢答器装置原理图图中F1为四D触发器74LS175，它具有公共置0端和公共CP端，引脚排列间附录；F2为双4输入与非门74LS20；F3是由74ＬＳ００组成的多谐振荡器；Ｆ４是由７４ＬＳ７４组成的四分频电路；Ｆ３、Ｆ４组成抢答器中的ＣＰ时钟脉冲源。

抢答开始时，由主持人清除信号，按下复位开关Ｓ，７４ＬＳ１７５的输出Ｑ１～Ｑ４全为０，所有发光二极管ＬＥＤ灯均熄灭，当主持人宣布“抢答开始”后，首先做出判断的参赛者立即按下开关，对应的发光二极管点亮，同时，通过与非门Ｆ２送出信号锁住其余３个抢答者的电路，不再收受其他信号，直到主持人再次清除信号为止。

三、实验设备与器件（1）+5V直流电源（2）逻辑电平开关（3）逻辑电平显示器（4）双踪示波器（5）数字频率计（6）直流数字电压表（7）74LS175，74LS20，74LS74，74LS00四、实验内容（1）测试各触发器及各逻辑门的逻辑功能。

测试方法参照数字电子技术基础实验的有关内容，判断器件的好坏。

（2）按图10-1接线，抢答器五个开关接实验装置上的逻辑开关，发光二极管接电平显示器。

（3）断开抢答器电路中CP脉冲源电路，单独对多谐振荡器F3及分频器F4进行调试，调整多谐振荡器10kΩ电位器，使其输出脉冲频率约4kHz，观察F3和F4输出波形及测试其频率。

（4）测试抢答器电路功能。

接通+5V电源，CP端接实验装置上连续脉冲源，取重复频率约1kHz。

1）抢答开始前，开关K1，K2，K3，K4均置“0”，准备抢答，将开关S置“0”，发光二极管全熄灭，再将S置“1”。

抢答开始，K1，K2，K3，K4某一开关置“1”，观察发光二极管的亮、灭情况，然后再将其他三个开关中任一个置“1”，观察发光二极管的亮、灭有否改变。

智力竞赛抢答装置

姓名：xx 学号：xx 班级:xx智力竞赛抢答装置1、实验目的1、学习数字电路中D触发器、分频电路、多震荡电路、CP时钟脉冲源等单元电路的综合运用。

2、熟悉智力竞赛抢答器的工作原理。

3、了解简单数字系统实验、调试及故障排除方法。

二、实验原理1、电路组成电路由F1、F2、F3、F4四部分组成。

其中：（1）F1是由四D触发器74LS175（CP为上升沿脉冲时触发）、四只单刀双掷开关及四只LED（电平显示）组成；（2）F2是由四输入端的与非门“1”（74LS20的一个与非门）、非门“2”（74LS00的一个与非门构成）及二四输入与非门“3”（74LS00的一个与非门）组成；（3）F3是由三个非门（74LS00的三个与非门构成）、一只10K电位器及一只0.1u的电容组成的非对称型多谐振荡器，其产生非对称型的矩形脉冲。

（4）F4是由两只D触发器（由双D触发器74LS74提供）组成，其中每只D触发器均转换成触发器，触发器仅具有唯一的翻转功能，因此一只触发器是二分频电路，两只触发器构成四分频电路。

2、工作原理（1）假设F3产生1000Hz的矩形脉冲，经四分频电路F4后，变成250Hz，然后接到与非门“3”的一个输入端；（2）先将复位开关S接到高电平，此时74LS175将产生清除信号，其输出、、、全为0，所有发光二极管LED均熄灭；（3）清零后，、、、均为低电平“0”，、、、输出均为高电平，，因此四输入端的与非门“1”将输出一个低电平，经过非门“2”后又变成高电平，这个高电平与四分频电路的输出250Hz脉冲连接到与非门“3”的两个输入端，因此与非门“3”将输出250Hz脉冲，故74LS175的CP一直得上升沿脉冲，随时处于触发状态；（4）当抢答开始后，首先反应最快的参赛者立即按下开关，假设开关K1首先闭合，其余开关稍为落后，那么，输出为高电平“1”，对应的发光二极管LED点亮，同时，输出为低电平“0”，因此四输入端的与非门“1”将输出一个高电平，经过非门“2”后又变成低电平，这个低电平与四分频电路的输出250Hz脉冲连接到与非门“3”的两个输入端后，将输出一个高电平，即74LS175的脉冲输入端CP得到的是一个高电平，由于74LS175是CP为上升沿脉冲时触发，所以触发器将不会再触发，、、一直输出低电平，LED一直熄灭，直到再次清零后再次抢答开始。

开放课题智力竞赛抢答器设计报告(1)

开放课题智力竞赛抢答器设计报告(1)
开放课题智力竞赛抢答器设计报告
一、研究背景
近年来，随着智力竞赛的普及，抢答器逐渐成为一种必备的比赛工具。

然而，市面上的大部分抢答器均为封闭式设计，不能自由添加或删除
选手，且难以满足比赛的开放性需求。

因此，本研究旨在设计一种开
放式抢答器，以便更好地满足各类智力竞赛的需求。

二、研究目的
1. 设计一种可以自由添加或删除选手的抢答器；
2. 将抢答器的操作界面设计的更加简便易懂；
3. 提高抢答器的响应速度，确保比赛的公平性。

三、研究方法
1. 采用传感器和单片机技术，实现抢答器的数据采集、处理、控制等
功能；
2. 使用九宫格设计，将选手编号、“抢答”、“禁止抢答”等按钮布
局在一个面板上，加强操作的一体性；
3. 采用光电耦合器隔离电路，防止不同选手之间的信号干扰，确保系
统的稳定、可靠。

四、研究结果
1. 设计一种可自由添加或删除选手的抢答器，满足比赛的开放性需求；
2. 操作界面采用九宫格设计，简易易懂，方便比赛操作；
3. 抢答器响应速度快，确保比赛的公平性。

五、研究结论
本研究设计并制作了一种开放式抢答器，实现了可自由添加或删除选
手和九宫格界面设计等功能，提高了抢答器的响应速度，满足了比赛
的开放性方便管理，确保了比赛的公平性。

六、研究价值
本研究设计的开放式抢答器可以广泛应用于各类智力竞赛、知识竞赛，优化比赛操作流程，提高比赛的公平性和更好的满足不同比赛需求。

同时，设计方法和技术有很大的推广和应用价值。

智力竞赛抢答器实训报告

一、实验背景随着各类竞赛活动的普及，如何公正、高效地判定抢答者的优先级成为一个重要问题。

为此，我们设计并制作了一台适用于四人智力竞赛的抢答器。

该抢答器通过数字电路实现，能够实时显示倒计时时间，并在选手抢答成功时发出蜂鸣声，指示抢答者的优先级。

二、实验目的1. 熟悉数字电路中D触发器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路的综合运用。

2. 掌握智力竞赛抢答器的工作原理。

3. 了解简答数字系统设计、调试及故障排除方法。

三、实验原理1. D触发器：D触发器是一种基本的数字电路单元，具有存储一位二进制信息的功能。

在本实验中，我们使用D触发器74LS175作为抢答器的核心元件，实现选手抢答信号的锁存和优先级判断。

2. 分频电路：分频电路用于将输入信号的频率降低，以满足抢答器对倒计时时间的需求。

在本实验中，我们使用74LS74组成的四分频电路，将输入时钟信号分频，产生倒计时所需的时钟脉冲。

3. 多谐振荡器：多谐振荡器是一种能够产生周期性方波信号的电路。

在本实验中，我们使用74LS00组成的多谐振荡器产生抢答成功时的蜂鸣声。

4. CP时钟脉冲源：CP时钟脉冲源为抢答器提供统一的时钟信号，保证各个单元电路同步工作。

四、实验步骤1. 电路设计：根据实验原理，设计抢答器的电路图，包括D触发器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路。

2. 元器件选型：根据电路图，选择合适的元器件，包括D触发器、分频电路、多谐振荡器、CP时钟脉冲源、数码管、按键、蜂鸣器等。

3. 电路搭建：按照电路图，将选好的元器件焊接在电路板上，连接好各个引脚。

4. 电路调试：检查电路连接是否正确，使用示波器等工具检测各个单元电路的波形，确保电路正常工作。

5. 功能测试：进行抢答器功能测试，包括倒计时显示、抢答成功蜂鸣声、优先级判断等。

五、实验结果与分析1. 倒计时显示：抢答器能够正常显示倒计时时间，从9秒开始倒计时，直到0秒。

2. 抢答成功蜂鸣声：当选手抢答成功时，抢答器能够发出蜂鸣声，提示选手抢答成功。

智力竞赛抢答器课程设计报告

智力竞赛抢答器课程设计报告接口技术课程设计报告电话按键显示器学院：机械与电子工程学院年级专业：机电101学号： 2010012276姓名：窦汉杰指导教师：郭文川完成时间： 2012.1.9成绩：中国陕西杨凌摘要通过proteus仿真，设计出一个四人智力竞赛抢答器，抢答器由主体电路与扩张电路组成，整个抢答过程有主持人进行控制，当主持人将开关置于“抢答”状态时，参赛者的抢答信号通过优先编码器74LS148进行优先性判断，再将优先抢答信号通过锁存器74LS279进行锁存，以确保抢答的优先性。

同时，其也将带动倒计时电路和计分电路的工作，如果倒计时时间到了，没有选手抢答，报警电路将发出警告信息。

当主持人将开关置于“清零”状态时，此时，抢答信号失去作用，倒计时器和计分电路不能工作，若此时有人抢答，音响将发出报警信息，提示主持人对其进行扣分处理。

关键词：优先性判断；锁存；报警；proteus；74LS148；74LS192目录1引言 (1)1.1设计的目的和意义 (1)1.2电路要求 (1)1.3扩展功能 (1)2 系统设计 (2)2.1 总体方案设计 (2)2.2 具体电路设计 (3)2.2.1 抢答电路的设计 (3)2.2.2 报警电路的设计 (4)2.2.3 倒计时电路的设计 (4)2.2.4 计分电路的设计 (6)2.2.5 控制电路的设计 (7)2.3总体电路设计图 (9)2.4系统主要元器件功能介绍 (10)2.5系统所用元器件 (14)3 总结 (17)3.1本系统的优缺点 (17)3.2心得体会 (17)参考文献 (18)1引言1.1设计的目的和意义智力竞赛抢答器在现实生活中很常见，尤其是随着各种益智电视节目的不断发展，越来越多的竞赛抢答器被用在了其中，这种抢答器的好处不仅能够锻炼参赛选手的反应能力，而且还能增加节目现场的紧张、活跃气氛，让观众看得更有情趣。

可见抢答器在现实生活中确实很实用，运用前景非常广。

智力竞赛抢答器

摘要本设计是为智力竞赛参赛者答题时进行抢答而设计的一种优先判决器电路，广泛应用于各种知识竞赛、文娱活动等场合。

知识比赛中，特别是做抢答题目的时候，在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要设计一个系统来完成这个任务。

如果在抢答中，靠视觉是很难判断出哪组先答题。

本抢答器设计以内部存储资源丰富的AT89C51为系统工作的核心，它主要负责控制各个部分协调工作.控制系统主要由单片机应用电路、存储器接口电路、显示接口电路组成。

在其单片机外围接上振荡电路、复位电路、上拉电阻、数码管、按钮及扬声器等。

具体实现的功能是：（1）能容许2-6组进行抢答。

（2）能显示抢答组号。

（3）各组记分，并能记分显示。

（4）比赛结束时，能发出报警声的抢答器。

采用的方法共分两步：（1）编程先对问题及特定功能进行分析，确定相应的算法和步骤，然后选择相应的指令，把它们按一定顺序连在一起够成求解问题和实现功能的程序。

（2）仿真仿真控制系统时用到了PROTEUS软件，通过仿真可以完全显示出所设计系统的功能,对于程序的调试等有很大的帮助.硬件电路应能完成以下功能：参加竞赛者对主持人提出的问题要在最短的时间内作出判断，并按下抢答按键回答问题。

当地一个人按下按键后，则在显示器上显示次竞赛者的号码并惊醒声音提示，同时电路将其它抢答按键封锁，使其不起作用。

电路具有倒计时功能，倒计时时间可以设置并显示，在规定时间内没有人抢答则本题作废。

回答完或超时后，由主持人将所有按键恢复，重新开始下一轮。

目录1. 概述 (3)1.1单片机总体功能介绍及应用 (3)1.2系统设计的功能及要求 (5)1.3系统设计的步骤 (5)2. 系统总体方案及硬件设计 (7)2.1系统设计方案 (7)2.2硬件设计 (8)3. 软件设计 (11)3.1整体模块设计 (11)3.2按键功能设定............................. 错误!未定义书签。

智力竞赛抢答器设计

EDA技术课程设计报告题目智力竞赛抢答器设计学院专业学生姓名学号年级级指导教师职称设计报告（40分）程序(实物)设计（40分）工作态度（20分）总成绩（100分）评阅人签字评阅日期课程设计任务书课程设计题目智力竞赛抢答器组员课程设计目的亲自体验一次采用现代电子设计自动化技术，从无到有自主完成一个电子系统设计的全过程，以获得初步的电子系统设计经验。

课程设计所需环境计算机、设计软件Max+PlusⅡ、EDA实验箱课程设计任务要求1．设计任务：设计一个能满足8个组同时参加竞赛的抢答器，其功能为：电路复位后，数码显0，主持人示意抢答开始后，每个组都可以通过各自的按钮开关发出抢答信号，抢答器一旦接收到某组最先发出的抢答信号后，立即让数码管显出该组的组号，同时发出音响提示，且对后来组发出的抢答信号一律不与理睬。

重新复位后数码显示归0，提示音停止，在抢答组回答完问题后，重复前述过程，可进行下轮抢答。

2．设计要求：用VHDL语言描述抢答器逻辑功能，经编译后仿真且波形正确后，下载到实验箱上做真实电路验证。

撰写设计报告：给出设计方案框图（包括模块的划分，信息的传递关系）、各模块的VHDL程序、每个模块的仿真波形图，并辅以文字说明、下载验证操作过程、设计的心得体会和收获。

课程设计工作进度计划时间工作内容备注周1 布置讲解课程设计题目、内容和要求认真听讲，进行分组周2分析电路要求整理电路原理框图共同查阅资料曾国斌构思，李铃作图周3 分板块进行VHDL语言描述共同查资料，李铃打字周4 在实验室上机对所设计的内容做硬软件调试共同测试及修改曾国斌负责硬件连线李铃负责软件周5 按规范撰写课程设计报告书共同完成公共板块心得体会等各自完成学生签名：指导教师签字： 2011 年 11 月 1 日系部审核意见：系主任签字：年月日智力竞赛抢答器[摘要]:本课程设计是基于EDA技术的智力竞赛抢答器的设计。

我们通过在EDA设计软件Max+plus Ⅱ平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，进行软件及硬件的调试、验证和修改，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。