第13章 门电路和组合逻辑电路

合集下载

门电路和组合逻辑电路

门电路和组合逻辑电路

-U
(2) 工作原理 12V
“或” 门逻辑状态表
A B CY
00 00 01 01 10 10 11 11
00 11 01 11 01 11 01 11
输入A、B、C有一个为“1”,输出 Y 为“1”。
输入A、B、C全为低电平“0”,输出 Y 为“0”。
2021/7/17
6
2. 或门电路
逻辑表达式: Y=A+B+C
2021/7/17
2
电平的高低
UCC
一般用“1”和
“0”两种状态
区别,若规定
高电平为“1”,
低电平为“0”
则称为正逻辑。
反之则称为负 逻辑。若无特 0V
殊说明,均采
用正逻辑。
2021/7/17
高电平 1
低电平 0
3
1. 与 门电路
(1) 电路
03V A
DA
DB
03V B
03V C
DC
+U 12V R
在数字电路中,常用的组合电路有加法器、 编码器、译码器、数据分配器和多路选择器 等。下面几节分别介绍这几种典型组合逻辑 电路的使用方法。
2021/7/17
38
加法器
二进制
十进制:0~9十个数码,“逢十进一”。 在数字电路中,为了把电路的两个状态 (“1”
态和“0”态)与数码对应起来,采用二进制。 二进制:0,1两个数码,“逢二进一”。
26
12. 2. 2 组合逻辑电路的设计
根据逻辑功能要求 设计 逻辑电路
设计步骤如下: (1) 由逻辑要求,列出逻辑状态表 (2) 由逻辑状态表写出逻辑表达式 (3) 简化和变换逻辑表达式 (4) 画出逻辑图

门电路和组合逻辑电路

门电路和组合逻辑电路

门电路和组合逻辑电路一、填空题:1、逻辑代数中的变量称为(),其取值只有()和()。

2、逻辑代数中的0和1代表()。

3、逻辑加和逻辑乘的交换律可分别用公式表示为()和()。

4、一个两输入端的与非门,其输出信号Z与输入信号A、B之间的逻辑关系表示为()。

5、真值表是把输入逻辑变量的()和相应的输出函数值排列在一起而组成的表格。

6、一个两输入端的异或门,其输出信号Z与输入信号A、B之间的逻辑关系表示为()。

7、用代数法可把Z=ABC+ABC+ABC化简为()。

8、若将逻辑函数Z=A+B+C•D+E•D+F•G用与非门来实现,应写成()。

9、要把逻辑函数Z=A•B•C•D•E用与或非门来实现,应写成()。

10、用代数法可把逻辑函数Z=AB+ABD+AC+BCD化简为()。

答案:一、1、逻辑变量,0,1;2、两种不同的逻辑状态;3、A+B=B+A,A•B=B•A;4、Z=AB;5、各种可能取值;6、Z=AB+AB;7、Z=AB+BC;8、Z=ABCDEDFG;9、Z=A+BC+DE;10、Z=B+AC;二、计算题:1、将下列各数转换为等值的十进制数和十六进制数:(1) (10000001)2;(2) (01000100)2;(3) (1101101)2; (4) (11.001)22、写出下列函数的最小项表达式答案:二、1、(1)12910、8116;(2)6810、4416;(3)10910、6D16;(4)3.12510、3.216 ;三、分析题:1、有A、B、C三个输入信号,当三个输入信号出现偶数个1时,输出为1。

其它情况下输出为0。

试分析图所示组合逻辑门电路的逻辑功能。

答案:当A、B、C三个变量的取值一致时,Y=1;当三个变量的取值不一致时,Y=0,所以这个逻辑电路称为“判一致”电路。

2、试分析下图所示组合逻辑门电路的逻辑功能。

答案:3、某一组合逻辑电路如图所示,试分析其逻辑功能。

答案:输入变量为奇数时,输出Y就为“1”,发光二极管亮,所以该逻辑电路是“判奇电路”。

电路-门电路和组合逻辑电路

电路-门电路和组合逻辑电路

03
门电路的特性
门电路具有输入和输出两个端子,输入信号通过内部逻辑运算得到输出
信号。门电路的特性包括逻辑功能、输入电阻、输出电阻和扇入扇出能
力等。
组合逻辑电路设计
组合逻辑电路
组合逻辑电路由门电路组成,用于实现一组特定的逻辑功能。常见 的组合逻辑电路有编码器、译码器、多路选择器等。
组合逻辑电路设计步骤
波形图分析法
总结词
通过观察信号波形的变化,分析电路的 输入输出关系和信号处理过程。
VS
详细描述
波形图分析法主要用于模拟电路的分析。 通过观察信号波形的形状、幅度、频率等 参数,分析电路对信号的处理过程,如放 大、滤波、调制等。同时,通过比较输入 输出信号的波形,可以理解电路的输入输 出关系和工作原理。
态图等描述电路功能的工具。
04
电路设计方法
BIG DATA EMPOWERS TO CREATE A NEW
ERA
门电路设计
01
门电路
门电路是数字电路的基本单元,用于实现逻辑运算。常见的门电路有与
门、或门、非门等。
02
门电路设计步骤
根据逻辑需求,选择合适的门电路类型,确定输入和输出信号,然后根
据逻辑关系连接门电路。
逻辑关系
每种类型的门电路都有特定的逻辑关系,例如与门在所有输入为 高电平时输出为高电平,否则输出为低电平。
门电路的应用
01
基本逻辑运算
门电路是实现基本逻辑运算的电 子元件,广泛应用于数字电路和 计算机中。
控制电路
02
03
信号转换
门电路可以用于控制其他电路的 工作状态,实现复杂的控制逻辑。
门电路可以将模拟信号转换为数 字信号,或者将数字信号转换为 模拟信号。

电工学概论之门电路和组合逻辑电路

电工学概论之门电路和组合逻辑电路
第13章 门电路和组合逻辑电路
数字电路按照功能的不同分为两类: 组合逻辑电路;时序逻辑电路。
第 13 章 门电路和组合逻辑电路
第 14 章 触发器和时序逻辑电路
第13章 门电路和组合逻辑电路
数字电路按照功能的不同分为两类:组合逻辑电路; 时序逻辑电路。
组合逻辑电路的特点:只由逻辑门电路组成,它的输 出变量状态完全由当时的输入变量的组合状态来决定,而 与电路的原来状态无关,它不具有记忆功能。
第13章 门电路和组合逻辑电路
13.1 基本门电路及其组合
13.1.1 逻辑门电路的基本概念 门电路:实现各种逻辑关系的电路。
分析逻辑电路时只用两种 相反的工作状态,并用 1 或 0 表示。如开关接通用 1 表示, 开关断开用 0 表示。灯亮可用 1 表示,灯灭可用 0 表示。
正逻辑系统:高电位用 1 表示,低电位用 0 表示。
已知组合逻辑电路图,确定它们的逻辑功能。 分析步骤: (1)根据逻辑图,写出逻辑函数表达式 (2)对逻辑函数表达式化简或变换 (3)根据最简表达式列出状态表
(4)由状态表确定逻辑电路的功能
第13章 门电路和组合逻辑电路
[例 2] 分析下图逻辑电路的功能。
& AAB
ቤተ መጻሕፍቲ ባይዱA B
& AB
&Y
&
B AB
Y AABB AB AAB B AB
Ai Bi
Si 全加器
Ci-1
CI CO Ci 逻辑符号
Ci-1:来自低位的进位 Ci:向高位的进位
A( A B) B( A B) AB AB AB
功能:当 A、B 取值不相同时, 输出为 1,是异或门。
A =1
B

门电路及组合逻辑电路

门电路及组合逻辑电路

6
0110 1001 0101 1100
7
0111 1010 0100 1101
8
1000 1011 1100 1110
9
1001 1100 1101 1111
权 8421
2421
5421 码
0000 0001 0010 0011 0100 1000 1001 1010 1011 1100 5421
二、复合逻辑运算
1.与非 —— 由与运算 和 非运算组合而 成。
2.或非 —— 由或运算和 非运算组合 而成。
“与非”真值
表 输入
输出
A
B
L
A
0
0
1
0
1
1
B
1
0
1
1
1
0
& L=A·B
“或非”真值Leabharlann 表 输入输出A
B
L
A
≥1
0
0
1
0
1
0
B
1
0
0
1
1
0
L=A+B
3、与或非门 由与门、或门和非门构成与或非门。
逻辑与(逻辑乘)的运算规则为:
+VCC ( +5V)
L=AB
R
D1
3kΩ
000 010 100 111 A
L
D2
与门的输入端可以有多个。下图为一 B
个三输入与门电路的输入信号A、B、
与门电路
C和输出信号F的波形图。
A B C F
2.或运算
A
B
V
L
A
≥1
L=A+B
B

门电路和组合逻辑电路

门电路和组合逻辑电路
2 1 1
1 .744 2 1 .488 2 0 .976 2
转换到第
四位误差
小于 1
24
0
1 .952
例: (176.5)8 = 182+781 +680 +58-1
2.3 十六进制数的表示
数码个数16个: 0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F
(0 … … …
10 … … 15)
计数规律: 逢十六进 1,借一当 16 例:
(FA1.C)H = F162+A161 +1160 +C16-1
2D.A4 H =2×161+13×160+10×16-1+4×162=45.64062
3.2 十进制数换成任意进制数
1.整数部分: 除基取余法
用基数 R 去除 N 的整数, 直到商为零为止, 每次所得 的余数依次排列即为相应进制的数码。 最初得到的为最低有效数字, 最后得到的为最高有效数 字。
例:将(168)10转换成二、 十六进制数
2. 计数法
位置计数法 按权展开式
例:123.45 读作 一百二十三点四五 例:123.45=1102+2101+3100+410-1+510-2
按权展开通式
(N)10 = an-110n-1+an-210n-2 +…+ a1101+a0100 +a-1 10-1+a-210-2+…+a-m10-m
时序逻辑电路:电路的输出信号不仅与当时的输入信
号有关,而且还与电路原来的状态有关。例:计数器
(2)按结构分类 TTL 双极型(BJT) CMOS 单极型(FET)

组合逻辑电路的基本组成单元是门电路

组合逻辑电路的基本组成单元是门电路

组合逻辑电路的基本组成单元是门电路
门电路是组合逻辑电路的基本组成单元,是组合式电路的体系结构的重要组成部分,也是最基本的逻辑电路元件。

它的功能是根据变量的不同状态来控制元件的输出状态。

门电路的功能多种多样,可以分为逻辑门和存储门两大类。

逻辑门是一种可以根据逻辑表达式中不同状态来控制门电路输出状态的门电路。

主要有AND门(乘法门)、OR门(加法门)、NOT门(反转门)、NAND门(非乘法门)、NOR门(非加法门)等。

它是组合逻辑电路中最重要的构件,可以实现对多个输入信号的处理,使组合逻辑电路可以实现各种复杂的逻辑功能。

存储门又叫延时门,是能够用来产生时间上的逻辑功能而构成的一类门电路。

它具有与输入信号无关的延时时间,并能够根据当前的输入信号和时间的配合,确定最终的输出信号的电路元件。

主要有RS门(重设门)、JK门(加减门)、D门(数据门)、T门(时间存储门)等,这些存储门是实现复杂逻辑功能的重要元件,而且是用来实现定期和定时时钟循环、空间序列逻辑、模拟计算等功能所构成的重要组件。

门电路的功能是非常重要的,它把复杂的逻辑功能简单的表达出来,为组合逻辑电路提供实用的基础。

通过控制门电路的输入和输出是可以完成各种复杂逻辑功能,为控制电路的连接搭建框架,因此它在电子系统中有着非常重要的地位。

门电路与组合逻辑电路

门电路与组合逻辑电路

精品课程在线
电子技术基础
+V (+5V) CC Rb1 4kΩ 1V
3
Rc2 1.6kΩ
1
Rc4 130Ω
3
T4 截止 2 D 截止
2.1V A B C 3.6V
1 3
1.4V
1
T 22
饱和 0.7V
3 1
T1 倒置状态 R e2 1K
Vo 0.3V T 2 3 饱和
精品课程在线
电子技术基础
(2)输入有低电平0.3V 时. 该发射结导通,VB1=1V.所以T2,T3都截止.由于T2截止, 流过RC2的电流较小,可以忽略,所以VB4≈VCC=5V ,使T4和 D导通,则有: VO≈VCC-VBE4-VD=5-0.7-0.7=3.6(V) +V CC 实现了与非门的逻辑功能的另一方面: Rc2 R c4 输入有低电平时,输出为高电平. R 130Ω 1.6kΩ b1 3 综合上述两种情况, 4kΩ 1 5V
工作原理: (1)当A,B,C全接为高电平5V时,二极管D1~D3都截 止,而D4,D5和T导通,且T为饱和导通, VL=0.3V,即输 出低电平. (2)A,B,C中只要有一个为低电平0.3V时,则VP≈1V, 2 A B C 0.3V V ≈1V 从而使D4,D5和T都截止,VL=VCC=5V,即输出高电平. 该电路满足与非逻辑关系:
精品课程在线
电子技术基础
7.1 基本逻辑门电路
一,二极管与门和或门电路 1.与门电路 .
+VCC (+5V) R 3kΩ D1 A D2 B L
A B
& L=AB
精品课程在线
电子技术基础
2.或门电路 .
D1 A D2 B R 3kΩ L

门电路和组合逻辑电路三

门电路和组合逻辑电路三

课题十三:门电路和组合逻辑电路【学习内容】在许多情况下,如果用中、大规模集成电路来实现组合函数,可以取得事半功倍的效果,而组合逻辑电路的设计步骤和具体操作过程是我们这一节要学习的主要内容。

【学习重点】组合逻辑电路的分析步骤组合逻辑电路的设计步骤加法器的设计和实现【学习难点】组合逻辑电路的分析和设计【学习内容】组合逻辑电路的分析和综合1、数字电路的分类在数字系统中,根据逻辑功能的不同,数字电路分为组合逻辑电路和时序逻辑电路两大类。

2、概念:若一个数字逻辑电路在某一时刻的输出,仅仅取决于这一时刻的输入状态,而与电路原来的状态无关,则该电路称为组合逻辑电路。

3、组合逻辑电路的结构特点·只能由门电路组成·电路的输入与输出无反馈路径·电路中不包含记忆单元何为分析?所谓组合逻辑电路的分析就是根据已知的组合逻辑电路,确定其输入与输出之间的逻辑关系,验证和说明该电路逻辑功能的过程。

亦即:对给定的一个组合逻辑电路,确定其输入与输出之间的逻辑关系,验证和说明该电路逻辑功能的过程。

什么是设计?所谓设计就是根据给定的功能要求,求出实现该功能的最简单的组合逻辑电路。

一、组合逻辑电路的分析方法1、基本分析方法逻辑图从输入到输出逐级写出逻辑表达式化简最简与或表达式真值表电路的逻辑功能2、分析举例课本[例6.2.1]、[例6.2.2][例]分析下列电路的逻辑功能·逻辑图Y1·逻辑表达式:BAY2BBACBABYYYY213BYXY3·最简与-或表达式:BABBABACBAY·真值表:·电路的逻辑功能:电路的输出Y只与输入A、B有关,而与输入C无关。

Y和A、B的逻辑关系为:A、B中只要一个为0,Y=1;A、B全为1时,Y=0。

所以Y和A、B的逻辑关系为与非运算的关系。

可用与非门实现:ABBAY二、组合逻辑电路的设计方法1、基本设计方法电路功能描述穷举法真值表逻辑表达式或卡诺图最简与-或表达式逻辑变换逻辑电路图2、设计举例(1)单输出组合逻辑电路的设计课本[例6.2.3][例]:用与非门设计一个举重裁判表决电路。

门电路和组合逻辑电路

门电路和组合逻辑电路

D
E ui I
R
(a)
S
E
I
R
(b)
§5.2 半导体二极管和三极管的开关特性
5.2.1 半导体二极管的开关作用
二极管的单向导电性,即外加正向电压时二极管导 通,外加反向电压时二极管截止。——相当于一个 受外加电压极性控制的开关。
D
E ui I
R
S
E
I
R
5.2.2 晶体管的开关作用
IC IB
RB EB
2
1
IC(mA )
100A
80A
Q1
60A
40A
Q 20A
IB=0
3
6
9 12 UCC
UCE(V)
IB , 静态工作点Q上升,上升到Q1时,晶体管进入饱和状
态。晶体管失去了电流放大作用。 IC βIB
5.2.2 半导体三极管的开关特性
IC IB
RB EB
+UCC
RC

T UCE

2、饱和状态
4 UCC 3 RC
5.3.3MOS管的基本开关电路
目前,采用MOS管的逻辑集成电路主要有三类:以N沟道增 强型管构成的NMOS电路,以P沟道增强型管构成的PMOS电路 以及用PMOS和NMOS两种管子构成互补的CMOS电路。
NMOS反相器
ROFF 109 , RON 1K
RON RD ROFF
NMOS反相器
2
1
IC(mA )
100A
80A
Q1
60A
40A
Q 20A
IB=0
3
6
9 12 UCC
UCE(V)
IB IC IC IC(sat) UCE UCE(sat) 0.3V

门电路及组合逻辑电路

门电路及组合逻辑电路
间歇故障
由元器件老化、温度变化等引起的时好时坏的故障。
瞬态故障
由电磁干扰、静电放电等引起的短暂性故障。
故障诊断方法和技术
直观检查法
通过直接观察电路元器 件、连接线等是否异常
来判断故障。
逻辑笔测试法
利用逻辑笔测试电路各 点的逻辑状态,通过对
比分析找出故障。
替换法
用好的元器件替换怀疑 有问题的元器件,观察
寄存器传输控制电路设计
寄存器选择电路设计
根据控制信号选择相应的寄存器进行数据传输。
数据传输控制电路设计
控制数据的输入、输出以及寄存器之间的数据 传输。
时序控制电路设计
产生时序信号,控制寄存器传输操作的时序关系。
06 故障诊断与可靠性考虑
常见故障类型及原因
永久故障
由元器件损坏、电路连接错误等引起的不可恢复的故障。
门电路及组合逻辑电路
contents
目录
• 门电路基本概念与原理 • 基本门电路分析与设计 • 组合逻辑电路分析方法 • 常见组合逻辑功能模块介绍 • 组合逻辑电路设计实例分析 • 故障诊断与可靠性考虑
01 门电路基本概念与原理
门电路定义及作用
门电路定义
门电路是数字逻辑电路的基本单元,用于实现基本的逻辑运算功能。
定期维护和检测
对电路进行定期维护和检测,及时发现并处 理潜在故障。
THANKS FOR WATCHING
感谢您的观看
通过求补码的方式实现二进制数的减法运算,同 样需要使用基本逻辑门电路。
乘法器设计
将乘法运算转换为加法和移位操作,通过组合逻 辑电路实现乘法功能。
比较器设计
等于比较器
比较两个输入信号是否相等,输出相应的电平信号。

第13章门电路和组合逻辑电路-习题

第13章门电路和组合逻辑电路-习题

第13章 门电路和组合逻辑电路A 选择题13.1.1 图13.01所示的门电路中,Y 恒为0的是图( )。

图13.01 习题13.1.1的图 13.1.2 图13.02所示门电路的逻辑式为( )。

(1)A Y = (2)0•=A Y (3)0•=A Y图13.02 习题13.1.2的图 图13.03 习题13.1.3的图 13.1.3 图13.03所示门电路的逻辑式为( )。

(1)C AB Y += (2)0••=C AB Y (3)AB Y = 13.4.1 与C B A ++相等的为( )。

(1)C B A •• (2)C B A •• (3)C B A ++ 13.4.2 与D C B A •••相等的为( )。

(1)D C B A ••• (2))()(D C B A +•+ (3)D C B A +++ 13.4.3 与BC A A +相等的为( )。

(1)A+B (2)A+BC (3)BC A +13.4.4 图13.04所示门电路中,Y=1的是图( )。

图13.04 习题13.4.4的图 13.4.5 图13.05所示组合电路的逻辑式为( )。

(1)A Y = (2)A Y = (3)1=Y图13.05 习题13.4.5的图 图13.06 习题13.4.6的图 13.4.6 图13.06所示组合电路的逻辑式为( )。

(1)AB Y = (2)B A Y = (3)B A Y =13.4.7 图13.07所示组合电路的逻辑式为( )。

(1)C B AB Y •= (2)C B AB Y •= (3)C B AB Y +=图13.07 习题13.4.7的图 图13.08 习题13.4.8的图 13.4.8 图13.08所示组合电路的逻辑式为( )。

(1)CA BC AB Y ++= (2)CA BC AB Y ++= (3)CA BC AB Y ++= 13.4.9 若1=+=AC B A Y ,则( )。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

学习要点
逻辑门电路的逻辑符号及逻辑功能
组合电路的分析方法和设计方法
典型组合逻辑电路的功能
13.1 基本逻辑运算和基本逻辑门
在逻辑运算中,最基本的逻辑运算有三种:与运算,或运算和非运算。

用来实现运算的电路,称为逻辑门,基本逻辑门有:与门。

或门和非门。

1. “与”门电路
图示二极管“与”门电路,A,B,C是它的三个输入端,Y是输出端。

其图形符号如图。

在采用正逻辑时,高电位(高电平)为“1”,低电位(低电平)为“0”。

“与”逻辑关系可用下式表示:Y=A B C
“与”门的输入端只要有一个为“0”,输出端就为“0”。

上图有三个输入端,输入信号有“1”和“0”两种状态,共有八种组合,
因此可用下表列出八种组合,完整地表达所有可能的逻辑状态。

2. “或”门电路
下图示是二极管“或”门电路及其图形符号。

“或”门的输入端只要有一个为“1”,输出端就为“1”。

如果有一个以上的输入端为“1”时,当然,输出端Y也为“1”。

只有当三个输入端全为“0”时,输出端Y才为“0”,此时三管都导通。

“或”逻辑关系可用下式表示:
Y=A+B+C
3. “非”门电路
下图示的是晶体管“非”门电路及其图形符号。

“非”门电路只有一个输入端A.当A为“1”(设其电位为3V)时,晶体管饱和,其集电极,即输出端Y为“0”(其电位在零伏附近);当A为“0”时,晶体管截止,输出端Y为“1”(其电位近似等于)。

所以“非”门电路也称为反相器。

“非”逻辑关系可用下式表示:Y=
13.2 组合逻辑电路的分析与设计
1. 分析组合逻辑电路的步骤大致如下:
(1)由组合逻辑电路图逐级写出逻辑函数表达式。

(2)应用卡诺图或公式法化简逻辑表达式。

(3)由最简表达式列出真值表。

(4)在真值表中分析逻辑功能。

2. 设计组合逻辑电路的步骤大致如下:
(1)根据给的逻辑要求设定逻辑变量和逻辑函数以及它们的取值1和0时所表示的状态,建立真值表。

(2)根据真值表,填好卡诺图,再用卡诺图化简逻辑函数,得最简(或最合理)逻辑函数表达式
(3)根据设计要求,把逻辑函数表达式转换成适当的形式。

(4)根据最终得出的逻辑函数表达式画出逻辑电路图。

13.3 半加器
在数学系统中,二进制加法器是它的基本部件之一。

半加器(半加就是只求本位的和,暂不管低位送来的进位数)的逻辑状态表
其中,A和B是相加的两个数,S是半加和数,C是进位数。

由逻辑状态表可写出逻辑式:
由逻辑式就可画出逻辑图,如下图(a)和(b)所示,由一个“异或“门和一个”与“门组成。

半加器是一种组合逻辑电路,其图形符号如下图(c)所示。

13.4 全加器
当多位数相加时,半加器可用于最低位求和,并给出进位数。

第二位的相加有两个待加数和,还有一个来自前面低位送来的进位数.这三个数相加,
得出本位和数(全加和数)和进位数.这种就是“全加“,下表为全加器的逻辑状态表。

全加器可用两个半加器和一个“或“门组成。

如上图(a)所示。

和在第一个半加器中相加,得出的结果再和在第二个半加器中相加,即得出全加和。

两个半加器的进位数通过”或“门输出作为本位的进位数。

全加器也是一种组合逻辑电路,其图形符号如上图(b)所示。

13.5 编码器
用数字或某种文字和符号来表示某一对象或信号的过程,称为编码。

开关在数字电路中,一般用二进制编码。

二进制只有0和1 两个编码,可以把若干个0和1 按一定规律编排起来组成不同的代码(二进制数)来表示某一对象或信号。

N位二进制代码有种,可以表示个信号。

这种二进制编码在电路上容易实现。

下面讨论两种编码器。

1. 二进制编码器
二进制编码器是将某种信号编成二进制代码的电路。

例如,要把
,,,,,,,八个信号编成对应的二进制代码而输出,其编码过程如下:
1)确定二进制代码的位数
因为输入有八个信号,所以输出的是三位(=8,n=3)二进制代码。

这种编码器通常称为8/3线编码器。

2)列编码表
编码表是把待编码的八个信号和对应的二进制代码列成的表格。

这种对应关系
是人为的。

用三位二进制代码表示八个信号的方案很多,下表所列的输出
3)由编码表写出逻辑式
4)由逻辑式画出逻辑图(下图所示)
2. 二—十进制编码器
二—十进制编码器是将十进制的十个数码0,1,2,3,4,5,6,7,8,9编成二进制代码的电路。

输入的是0~9十个数码,输出的是对应的二进制代码。

这二进制代码又称二—十进制编码器,简称BCD码。

其编码过程:
(1)确定二进制代码的位数
因为输入有十个数码,而三位二进制代码只有八位组合,所以输出的应是四位(,取n=4)二进制代码。

这种编码器通常称为10/4线编码器。

(2)列编码表
四位二进制代码共有十六种状态,其中任何十种状态都可表示09十个数字码,方案很多。

最常用的是用8421编码方式,就是在四位二进制代码的十六种状态中取出前面的十种状态,表示09十个数码,后面六种状态去掉,见表21.9.2。

二进制代码各位的1所代表的十进制数从高位到低位依次为8,4,2,1,称之为“权”,而后把每个数码乘以个位的“权”,相加,即得出该二进制代码所代表的一位十进制数。

(3)由编码表写出逻辑式
(4)由逻辑式画出逻辑图(下图所示)
13.6 译码器和数字显示
译码和编码的过程相反。

编码是将某种信号或十进制的十个数码(输入)编成二进制代码(输出)。

译码是将二进制代码(输入)按其编码时的原意译成对应的信号或十进制数码(输出)。

1. 二进制译码器
例如,要把输入的一组三位二进制代码译成对应的八个输出信号,其译码过程如下:
(1)列出译码器的状态表
设输出三位二进制代码为ABC,输出八个信号低电平有效,设为-。

每个输出代表输入的一组组合,并设ABC=000时,=0,其余输出为1;ABC
=001时,=0,其余输出为1;……;ABC=111时,=0,其余输出为1,则列出的状态表如表21.10.1所示。

(2)由状态表写出逻辑式
==
) ) )
(3)由逻辑式画出逻辑图(下图所示)
这种三位二进制译码器也称为3/8线译码器,最常用的是CT74LS138型译码器,表21.10.1就是它的功能表。

它还有一个使能端和两个控制端,。

高电平有效,=1时,可以译码;=0时,禁止译码,输出全为1。

和低电平有效,若均为0,可以译码;若其中有1或全1,则禁止译码,输出也全为1。

2. 二-十进制显示译码器
在数字电路中常常要把数据或运算结果通过半导体数码管,液晶数码管和荧光数码管,用十进制数显示出来。

(1)半导体数码管
半导体数码管(或称LED数码管)的基本单元是PN结,目
前较多采用磷砷化镓做成的PN结,当外加正向电压时,就
能发出清晰的光线。

单个PN结可以封装成发光二极管,多
个PN结可以按分段式封装成半导体数码管,其管脚排列如
下图所示。

发光二极管的工作电压为1.5-3V,工作电流为几毫
安到十几毫安,寿命很长。

半导体数码管将十进制数码分成七个字段,每段为一发光二极管,其字型结构如上图所示。

选择不同字段发光,可显示出不同的字形。

例如,当a,b,c,d,e,f,g 七个字段全亮时,显示出8;;b,c段亮时,显示出1。

半导体数码管中七个发光二极管有共阴极和共阳极两种接法,如图21.10.5所示。

前者,某一字段接高电平时发光;后者,接低电平时发光。

使用时每个管要串联限流电阻。

(2)七段显示译码器其功能是把“8421”二-十进制代码译成对应于数码管的七个字段信号,驱动数码管,显示出相应的十进制数码。

如果采用共阳极数码管,则七段显示译码器的功能表如下表所示;如采用共阴极数码管,则输出状态应和下表所示的相反,即1和0对换。

下表所列举的是CT74LS247型译码器的功能表。

它有四个输入端,,,和七个输出端-(低电平有效),后者接数码管七段。

此外,还有三个输入控制端,其功能如下:
a. 试灯输入端用来检验数码管的七段是否正常工作。

当=1, =0时,无论,,,为何种状态,输出-均为0,数码管七段全亮,显示“8”字。

b.灭灯输入端当=0,无论其他输入信号为何状态,输出-均为1,七段全灭,无显示。

c.灭0
输入端当=1,=1,=0
,只有当=0000时,
输出-均为1,不显示“0”字;这时,如果=1,则译码器正常输出,
显示“0”。

当为其他组合时,不论为0或1,译码器均可正常输出。

此输入控制信号常用来消除无效0。

例如,可消除000.001两个0,则显示出0.001.
上述三个输入控制端均为低电平有效,在正常工作时均接高电平。

相关文档
最新文档