第6微机原理与接口技术清华大学-资料
微机原理与接口技术清华大学出版社北京交通大学出版社制作
体；软件是为运行、管理和维护计算机系统或为实现某一 功能而编写的各种程序的总和及其相关资料。
软件由系统软件和应用软件组成。系统软件简化了计 算机操作，支持应用软件的运行并提供服务，包括操作系 统、实用程序和语言处理程序等；应用软件是为用户解决 某种应用问题的程序及有关的文件和资料。
取整数位1
0.625×2＝1.25
取整数位1
0.25×2＝0.5
取整数位0
0.5×2＝1.0
取整数位1
转换后的结果为：(0.8125)10＝(0.1101)2 同理，十进制转换为十六进制可采用“除16倒取余”或“乘
16顺取整”的方法。
25
第1章
微型计算机基础知识
（2）二进制、十六进制数转换为十进制数：按照“将位 权展开求和”的方法就可以得到。 【例1.3】将二进制数(100101.101)2 转换为十进制数，过程 如下： (100101.101)2＝1×25＋1×22＋1×20＋1×2－1＋1×2－3
12
第1章
微型计算机基础知识
（5）主频：也称时钟频率，单位为MHz（兆赫），决定 微机的处理速度。 （6）主存容量：主存储器中RAM和ROM的总和。 （7）可靠性：计算机在规定的时间和工作条件下正常工 作不发生故障的概率。 （8）兼容性：计算机的硬件和软件可用于其他多种系统 的性能。 （9）性能价格比：衡量计算机产品优劣的综合性指标， 包括计算机的硬软件性能与售价的关系。
1．数的原码、反码、补码表示 （1）原码：正数的原码将其符号位置“0”，负数的原码将 其符号位置“1”，其余各位按照通常的方法来表示。 （2）反码：正数的反码与其原码相同，负数的反码为其原 码除符号位以外的各位按位取反。 （3）补码：正数的补码与其原码相同，负数的补码为其反 码在最低位加1。引入补码可以将减法运算化成加法运算， 从而简化机器的控制线路，提高运算速度。
《微机原理与接口技术》（张凡盛珣华戴胜华著）清华大学出版社北方交..
第二章微处理器及其结构2-7 什么是逻辑地址? 什么是物理地址? 在实地址方式下,如何求存储器的物理地址? 设一个16字的数据区,它的起始地址为70A0H:DDF6(段基址:偏移地址).写出这个数据区的首字单元和末字单元的物理地址.解:1). 实模式下,逻辑地址由段基址和偏移地址组成.物理地址是真正的存储单元的地址.2). 物理地址=段基址*16 + 偏移地址3). 首字单元地址:70A0H*16 +DDF6H = 70A00H + DDF6H = 7E7F6H末字单元地址:7E7F6H + (16-1)*2 = 7E7F6H + 1EH = 7E814H注意:相邻两个存储单元可构成一个字长为16位的字,在对准字时,用偶地址表示字的地址.1EH1CH 2H20H16H14H18H4H1AH10H0H12HEHCH8HAH6H第三章指令系统3-6 分别指出下列指令中源操作数和目标操作数的寻址方式. 若是存储器寻址,用表达式表示EA=?（1）AND AX, 00FFH（2）ADD BX, [00FFH]（3）MOV AX, [BX+10H]（4）ADD AX, [ESI*8]（5）SUB [BP][SI], AX（6）MOV AX, [BX+DI+20H]（7）CMP [SI], AX（8）OR AX, DX（9）MOV EAX, [ESI][EDI*2]（10）PUSH DS解:（1）立即数寻址（2）直接寻址EA=00FFH（3）基址寻址EA=(BX)+10（4）比例间址EA=ESI*8（5）基址加间址寻址EA=(BP)+(SI)（6）带位移的基址加间址寻址EA=(BX)+(DI)+20H（7）间址寻址EA=(SI)（8）寄存器寻址（9）基址加比例间址寻址EA=(ESI)+(EDI)*2（10）寄存器寻址注意:◆16位寻址: BX和BP作为基址寄存器.BX以DS作为默认段寄存器,BP以SS为默认段寄存器.SI和DI作为间址寄存器. 默认DS为段寄存器◆32位寻址: 8个32位通用寄存器均可作为基址寄存器,其中ESP,EBP以SS为默认段寄存器,其余均以DS为默认段寄存器.除ESP外的其它7个寄存器均可作间址寄存器,EBP默认SS作段基址寄存器,其它以DS作段基址寄存器3-7 32位微机工作在实地址模式下, 已知(DS) = 1000和(SS) = 2000H, (SI) = 007FH, (BX) = 0040H, (BP) = 0016H, 变量TABLE的偏移地址为0100H. 指出下列指令中源操作数的寻址方式,求它的有效地址(EA)和物理地址(PA).（1）MOV AX, [1234H]（2）MOV AX, TABLE（3）MOV AX, [BX+100H]（4）MOV AX, TABLE[BP][SI]解:（1）直接寻址EA=1234H PA=(DS)*16 + EA = 11234H（2）直接寻址EA=（TABLE）=0100H PA=（DS）*16+EA=10100H（3）基址寻址EA=（BX）+100H=0140H PA=（DS）*16+EA=10140H（4）带位移的基址加间址寻址EA=(BP)+(SI)+TABLE=0195H PA=(SS)*16+EA=20195H注意: 当基址寄存器和间址寄存器默认的段寄存器不同时,一般规定,由基址寄存器来决定默认的段寄存器为段基址寄存器. 这里BP为基址寄存器,所以默认SS为段基址寄存器.3-8 指出下列指令的错误,并加以改正.（1）MOV DS, 100（2）MOV 1020H, DX（3）SUB [1000H], [SI]（4）PUSH AL（5）IN AL, [80H]（6）MOV DS, ES（7）JMP BX（8）SHR DX, 4（9）OUT 380H, AX（10）ADD AL, BX（11）POP CS（12）MOV CL, 3300H解:（1）立即数不能直接传送到段寄存器中去应改为: MOV AX, 100MOV DS, AX（2）立即数只能出现在源操作数位置应改为: MOV DX,1020H（3）源操作数和目标操作数不能同时为寄存器寻址应改为: MOV AX, [1000H]SUB AX, [SI]（4）PUSH指令不能操作8位数据应改为: PUSH AX（5）[80H ]不是端口IN AL ,80H应改为: IN AL, 80H（6）两个段寄存器之间不能直接传送应改为: MOV AX, ESMOV DS,AX（7）对（8）移位次数超过1的时候，要把移位次数放入CL中应改为: MOV CL, 4SHR DX, CL（9）端口地址大于255时，要把地址放入DX中应改为: MOV DX, 380HOUT DX, AX（10）源操作数和目标操作数不匹配应改为: ADD AX, BX（11）POP指令只能使用在存储器或通用寄存器可改为: POP AX（12）源操作数和目标操作数不匹配应改为: MOV CX, 3300H3-9 已知: (DS) = 091DH, (SS) = 1E4AH, (AX) = 1234H, (BX) = 0024H, (CX) = 5678H, (BP) = 0024H, (SI) = 0012H, (DI) = 0032H, [09226H] = 00F6H, [09228H] = 1E40H, [1E4F6H] = 091DH. 试求下列各指令单独执行后的结果.（1）MOV CL, 20H[BX][SI] ; (CL) = ?（2）MOV [BP][DI], CX ; [IE4F6H] = ?（3）LEA BX, 20H[BX][SI] : (BX) = ?MOV AX, 2[BX] : (AX) = ?（4）LDS SI, [BX][DI]MOV [SI], BX ; (SI]) = ?（5）XCHG CX, 32H[BX] ; (AX) = ?XCHG 20[BX][SI], AX ; [09226H] = ?解:（1）(CL) = 00F6H（2）[IE4F6H] = 5678H（3）(BX) = 0056H(AX) = 1E40H（4）(SI)= 0024H（5）(AX) = 5678H[09226H] = 1234H3-10 已知(AL) = 0C4H, DA TA单元中内容为5AH, 写出下列每条指令单独执行后的结果（ODITSZAPC：0---xxux0）（1）AND AL, DATA（2）OR AL, DA TA（3）XOR AL, DA TA（4）NOT DA TA（5）AND AL, 0FH（6）OR AL, 1H（7）XOR AL, 0FFH（8）TEST AL, 80H解:（1）(AL) = 40H CF=0,OF=0,SF=0,ZF=0,PF=0,AF无定义（2）(AL) = DEH CF=0,OF=0,SF=1,ZF=0,PF=1,AF无定义（3）(AL) = 9EH CF=0,OF=0,SF=1,ZF=0,PF=0,AF无定义（4）(AL) = A5H 不影响任何标志位（5）(AL) = 04H CF=0,OF=0,SF=0,ZF=0,PF=0,AF无定义（6）(AL) = C5H CF=0,OF=0,SF=1,ZF=0,PF=1,AF无定义（7）(AL) = 3BH CF=0,OF=0,SF=0,ZF=0,PF=0,AF无定义（8）(AL)不变=0C4H CF=0,OF=0,SF=1,ZF=0,PF=0,AF无定义3-12 (AL)=8EH,(BL)=72H，执行以下指令后，标志位OF、SF、ZF、AF、PF和CF的值是什么？（1）ADD AL,BL（2）AND BL,AL（3）CMP AL,BL（4）SHL AL,1解：（1）OF=0,SF=0,ZF=1,AF=1,PF=1,CF=1（2）OF=0,SF=0,ZF=0,AF=（未定义）,PF=0,CF=0（3）OF=1,SF=0,ZF=0,AF=0,PF=0,CF=0（4）OF=1,SF=0,ZF=0,AF=（未定义）,PF=0,CF=13-15 试用CMP指令和无条件指令实现以下判断（1）AX和CX中的内容均为无符号数①（AX）>（CX）则转至BIGGER标号执行②（AX）<（CX）则转至LESS标号执行（2）BX和DX中的内容均为有符号数①（BX）>（DX）则转至BIGGER标号执行②（BX）<（DX）则转至LESS标号执行解：（1）CMP AX,CXJA BIGGERJB LESS（2）CMP BX,DXJG BIGGERJL LESS第四章汇编语言程序设计4-9 试用伪指令编写一数据段与下面程序等效。
《微机原理与接口技术》教学大纲
《微机原理与接口技术》教学大纲一、课程概述“微机原理与接口技术”是计算机硬件与软件衔接及综合应用的课程。
尤其微处理器大量发展和计算机渗透嵌入各种仪表和控制系统后，“微机原理与应用”成为组构系统的基本技术。
《微机原理与接口技术》课程着重介绍微型计算机基本构成及应用方法。
该课程的先修课程有：《电路与电子学》、《数字电路与逻辑设计》、《汇编语言程序设计》，并为《单片计算机技术》、《计算机控制技术》等课程打下基础。
它是一门理论性、实践性和应用性较强的课程。
这门学科的重点是培养学生在微型计算机基本构成与外界联系（广义输入/输出）的应用方面的知识和技能，对学生的专业发展和计算机的深入研究具有极其重要的意义。
通过本课程，使学生学习微处理器芯片基本功能、指令系统、构成微型计算机的外围芯片，以及构成微型计算机系统的接口芯片。
掌握微型计算机结构特点，以及实现微型计算机与外部连接的软、硬件基础知识和基本技能；掌握和了解各种典型环境下接口设计原则；熟悉和正确选择常用的几种大规模集成接口电路。
二、课程目标1.知道《微型计算机原理与应用》这门课程的性质、地位和价值；知道该课程的研究领域和技术前景；知道这门学科的研究范围、分析框架、研究方法、学科进展和未来方向。
2.理解这门课程的主要概念、基本原理和技术要点，拓宽微型计算机应用的领域和范围的思路和概念。
3.掌握微型计算机结构特点，以及实现微型计算机与外部连接的软、硬件基础知识和基本技能。
4.掌握和了解常用的微处理器，并运用微处理器和典型接口集成电路，设计出基本的微型计算机及其应用系统.三、课程内容与教学要求这门学科的知识与技能要求分为知道、理解、掌握、学会四个层次。
这四个层次的一般涵义表述如下：知道———是指对这门学科和教学现象的认知。
理解———是指对这门学科涉及到的概念、原理、策略与技术的说明和解释，能提示所涉及到的教学现象演变过程的特征、形成原因以及教学要素之间的相互关系。
[VIP专享]微机原理与接口技术课后习题答案_清华大学出版社
![[VIP专享]微机原理与接口技术课后习题答案_清华大学出版社](https://img.taocdn.com/s3/m/28e0c538011ca300a7c39026.png)
微机原理与接口技术课后部分习题参考答案第一章2. 第3项任务，状态标志位的状态决定转移方向。
3. 程序存储是将要执行的程序的全部指令存储到存储器中，程序控制指程序开始执行后，通过指令流控制数据或计算机，完成设定的任务。
4. 分BIU 总线接口部件和EI执行部件两大部件，其中总线接口部件BIU负责取指令和数据，执行部件EI负责执行指令及运算。
在执行一条指令的同时可以取下一条指令，重叠运行，速度快。
5. 有6个状态标志，分别为进位标志CF、溢出标志OF、零标志ZF、奇偶标志PF、负标志SF、辅助进位标志AF。
3个控制标志分别为中断允许标志IF、单步标志TF、方向标志DF。
标志位的内容可以通过标志位操作指令来操作，例如CLC指令清除进位位，即使CF=0，STC指令使CF=1，CLI指令使IF=0，禁止中断,STI指令使IF=1，允许中断。
还可以通过LAHF指令取来标识寄存器的内容修改后用SAHF指令送回去。
也可以用PUSHF/POPF指令来修改标志寄存器的内容。
6. 实模式下分段靠4个段寄存器实现。
段寄存器中的值就是段地址，当偏移地址为0时的段地址+偏移地址就是该段的起始地址。
物理地址是由段地址左移4位后与偏移地址相加形成的20位地址。
7. 说法不一定正确。
对顺序执行指令的计算机是对的。
对重叠或流水线的计算机就不对了。
例如对8086CPU，由于采用了取指令与执行指令的一次重叠，尽管执行一条指令的总时间并没有变化，但连续执行n条指令时，总的时间会大大缩短，可以简单的比喻成总时间为原时间的二分之一，快了一倍。
8. 引入流水线后，执行一条指令的总时间并没有变化。
9. 高速缓存的目的是提高存储器的速度，进而提高了CPU的速度。
虚拟存储器的目的是为了给程序员或程序一个大的存储或运行空间。
10。
8086采用总线接口部件BIU与执行部件EU分开提高了速度，286将8086的BIU进一步分成3个部件，提高了并行性。
386在286基础上进一步增加成6个逻辑部件，实现多条指令重叠，进一步提高了速度，486采用硬组合逻辑控制器，同时采用内嵌高速缓存，提高速度。
微机原理与接口技术清华大学出版社答案
微机原理与接口技术清华大学出版社答案【篇一：微机原理与接口技术(第二版) 清华大学出版社】汇编语言，汇编程序，和机器语言？答：机器语言是用二进制代码表示的计算机能直接识别和执行的一种机器指令的集合。
汇编语言是面向及其的程序设计语言。
在汇编语言中，用助记符代替操作码，用地址符号或标号代替地址码。
这种用符号代替机器语言的二进制码，就把机器语言编程了汇编语言。
使用汇编语言编写的程序，机器不能直接识别，要由一种程序将汇编语言翻译成机器语言，这种起翻译作用的程序叫汇编程序。
2. 微型计算机系统有哪些特点？具有这些特点的根本原因是什么？答：微型计算机的特点：功能强，可靠性高，价格低廉，适应性强、系统设计灵活，周期短、见效快，体积小、重量轻、耗电省，维护方便。
这些特点是由于微型计算机广泛采用了集成度相当高的器件和部件，建立在微细加工工艺基础之上。
3. 微型计算机系统由哪些功能部件组成？试说明“存储程序控制”的概念。
答：微型计算机系统的硬件主要由运算器、控制器、存储器、输入设备和输出设备组成。
“存储程序控制”的概念可简要地概括为以下几点：①计算机（指硬件）应由运算器、存储器、控制器和输入/输出设备五大基本部件组成。
②在计算机内部采用二进制来表示程序和数据。
③将编好的程序和原始数据事先存入存储器中，然后再启动计算机工作，使计算机在不需要人工干预的情况下，自动、高速的从存储器中取出指令加以执行，这就是存储程序的基本含义。
④五大部件以运算器为中心进行组织。
4. 请说明微型计算机系统的工作过程。
答：微型计算机的基本工作过程是执行程序的过程，也就是cpu自动从程序存放的第1个存储单元起，逐步取出指令、分析指令，并根据指令规定的操作类型和操作对象，执行指令规定的相关操作。
如此重复，周而复始，直至执行完程序的所有指令，从而实现程序的基本功能。
5. 试说明微处理器字长的意义。
答：微型机的字长是指由微处理器内部一次可以并行处理二进制代码的位数。
微型计算机原理与接口技术(清华大学出版社第二版)
2.1微处理器主要由那几部分组成？解：运算器，控制器，寄存器组2.4 总线周期中，何时需要插入Tw等待周期？插入Tw周期的个数取决于什么因素？解：在每个总线周期的T3的开始处若READY为低电平，则CPU在T3后插入一个等待周期Tw。
在Tw的开始时刻，CPU还要检查READY状态，若仍为低电平，则再插入一个Tw。
此过程一直进行到某个Tw开始时，READY已经变为高电平，这时下一个时钟周期才转入T4.插入Tw周期的个数取决于READY电平维持的时间2.6 在8086/8088CPU，标志寄存器包含哪些标志位？各位为0（为1）分别表示什么含义？解：CF进位标志位。
若算术运算时最高位有进位则CF=1，否则CF=0PFo奇偶标志位。
当运算结果低8位中“1”的个数为偶数时PF=1，为奇数时PF=0AF辅助进位位。
再加（减）法操作中，b3向b4有进位（借位）时，AF=1,否则AF=0ZF零标志位。
当运算结果为零时ZF=1，否则ZF=0 SF符号标志位。
当运算结果的最高位为1时SF=1，否则SF=0OF溢出标志位。
当算术运算的结果溢出时，OF=1，否则OF=0 TF跟踪标志位。
TF=1时使CPU处于单步执行指令的工作方式IF中断允许标志位。
IF=1时使CPU可以响应可屏蔽中断请求，IF=0时则禁止响应中断DF方向标志位。
DF=1使串操作按减地址方式进行。
DF=0使串操作按增地址方式进行2.7 8086/8088CPU中，有哪些通用寄存器和专用寄存器？说明它们的作用。
解：AX,BX,CX和DX寄存器一般用于存放参与运算的数据或运算的结果。
除此之外：AX：主要存放算术逻辑运算中的操作数，以及存放I/0操作的数据BX：存放访问内存时的基地址CX：在循环和串操作指令中用计数器DX：在寄存器间接寻址的I/O指令中存放I/O地址。
在做双字长乘除法运算时，DX与AX合起来存放一个双字长数SP：存放栈顶偏移地址BF：存放访问内存时的基地址SP和BP也可以存放数据，但他们的默认段寄存器都是SSSI:常在变址寻址方式中作为源地址指针DI：常在变址寻址方式中作为目标地址指针专用寄存器包括4个段寄存器和2个控制寄存器：CS：代码段寄存器，用于存放代码段的段基地址DS：数据段寄存器，用于存放数据段的段基地址SS：堆栈段寄存器，用于存放堆栈段的段基地址ES：附加数据段寄存器，用于存放附加段的段基地址IP:指令指针寄存器，用于存放吓一跳要执行指令的偏移地址FLAGS:标志寄存器，用于存放运算结果的特征2.9 在8088CPU中物理地址和逻辑地址是什么？一直逻辑地址为1F00:38A0H，如何计算出其对应的物理地址?若已知物理地址，其逻辑地址唯一吗？解:物理地址是CPU存取存储器所用的地址。
《微机原理与接口技术》 (张凡 盛珣华 戴胜华 著) 清华大学出版社 北方交通大学出版社 课后答案
第二章微处理器及其结构2-7 什么是逻辑地址? 什么是物理地址? 在实地址方式下,如何求存储器的物理地址? 设一个16字的数据区,它的起始地址为70A0H:DDF6(段基址:偏移地址).写出这个数据区的首字单元和末字单元的物理地址.解:1). 实模式下,逻辑地址由段基址和偏移地址组成.物理地址是真正的存储单元的地址.2). 物理地址=段基址*16 + 偏移地址3). 首字单元地址:70A0H*16 +DDF6H = 70A00H + DDF6H = 7E7F6H末字单元地址:7E7F6H + (16-1)*2 = 7E7F6H + 1EH = 7E814H注意:相邻两个存储单元可构成一个字长为16位的字,在对准字时,用偶地址表示字的地址.1EH1CH 2H20H16H14H18H4H1AH10H0H12HEHCH8HAH6H第三章指令系统3-6 分别指出下列指令中源操作数和目标操作数的寻址方式. 若是存储器寻址,用表达式表示EA=?（1）AND AX, 00FFH（2）ADD BX, [00FFH]（3）MOV AX, [BX+10H]（4）ADD AX, [ESI*8]（5）SUB [BP][SI], AX（6）MOV AX, [BX+DI+20H]（7）CMP [SI], AX（8）OR AX, DX（9）MOV EAX, [ESI][EDI*2]（10）PUSH DS解:（1）立即数寻址（2）直接寻址EA=00FFH（3）基址寻址EA=(BX)+10（4）比例间址EA=ESI*8（5）基址加间址寻址EA=(BP)+(SI)（6）带位移的基址加间址寻址EA=(BX)+(DI)+20H（7）间址寻址EA=(SI)（8）寄存器寻址（9）基址加比例间址寻址EA=(ESI)+(EDI)*2（10）寄存器寻址注意:◆16位寻址: BX和BP作为基址寄存器.BX以DS作为默认段寄存器,BP以SS为默认段寄存器.SI和DI作为间址寄存器. 默认DS为段寄存器◆32位寻址: 8个32位通用寄存器均可作为基址寄存器,其中ESP,EBP以SS为默认段寄存器,其余均以DS为默认段寄存器.除ESP外的其它7个寄存器均可作间址寄存器,EBP默认SS作段基址寄存器,其它以DS作段基址寄存器3-7 32位微机工作在实地址模式下, 已知(DS) = 1000和(SS) = 2000H, (SI) =007FH, (BX) = 0040H, (BP) = 0016H, 变量TABLE的偏移地址为0100H. 指出下列指令中源操作数的寻址方式,求它的有效地址(EA)和物理地址(PA).（1）MOV AX, [1234H]（2）MOV AX, TABLE（3）MOV AX, [BX+100H]（4）MOV AX, TABLE[BP][SI]解:（1）直接寻址EA=1234H PA=(DS)*16 + EA = 11234H（2）直接寻址EA=（TABLE）=0100H PA=（DS）*16+EA=10100H（3）基址寻址EA=（BX）+100H=0140H PA=（DS）*16+EA=10140H（4）带位移的基址加间址寻址EA=(BP)+(SI)+TABLE=0195H PA=(SS)*16+EA=20195H注意: 当基址寄存器和间址寄存器默认的段寄存器不同时,一般规定,由基址寄存器来决定默认的段寄存器为段基址寄存器. 这里BP为基址寄存器,所以默认SS为段基址寄存器.3-8 指出下列指令的错误,并加以改正.（1）MOV DS, 100（2）MOV 1020H, DX（3）SUB [1000H], [SI]（4）PUSH AL（5）IN AL, [80H]（6）MOV DS, ES（7）JMP BX（8）SHR DX, 4（9）OUT 380H, AX（10）ADD AL, BX（11）POP CS（12）MOV CL, 3300H解:（1）立即数不能直接传送到段寄存器中去应改为: MOV AX, 100MOV DS, AX（2）立即数只能出现在源操作数位置应改为: MOV DX,1020H（3）源操作数和目标操作数不能同时为寄存器寻址应改为: MOV AX, [1000H]SUB AX, [SI]（4）PUSH指令不能操作8位数据应改为: PUSH AX（5）[80H ]不是端口IN AL ,80H应改为: IN AL, 80H（6）两个段寄存器之间不能直接传送应改为: MOV AX, ESMOV DS,AX（7）对（8）移位次数超过1的时候，要把移位次数放入CL中应改为: MOV CL, 4SHR DX, CL（9）端口地址大于255时，要把地址放入DX中应改为: MOV DX, 380HOUT DX, AX（10）源操作数和目标操作数不匹配应改为: ADD AX, BX（11）POP指令只能使用在存储器或通用寄存器可改为: POP AX（12）源操作数和目标操作数不匹配应改为: MOV CX, 3300H3-9 已知: (DS) = 091DH, (SS) = 1E4AH, (AX) = 1234H, (BX) = 0024H, (CX) = 5678H, (BP) = 0024H, (SI) = 0012H, (DI) = 0032H, [09226H] = 00F6H, [09228H] = 1E40H, [1E4F6H] = 091DH. 试求下列各指令单独执行后的结果.（1）MOV CL, 20H[BX][SI] ; (CL) = ?（2）MOV [BP][DI], CX ; [IE4F6H] = ?（3）LEA BX, 20H[BX][SI] : (BX) = ?MOV AX, 2[BX] : (AX) = ?（4）LDS SI, [BX][DI]MOV [SI], BX ; (SI]) = ?（5）XCHG CX, 32H[BX] ; (AX) = ?XCHG 20[BX][SI], AX ; [09226H] = ?解:（1）(CL) = 00F6H（2）[IE4F6H] = 5678H（3）(BX) = 0056H(AX) = 1E40H（4）(SI)= 0024H（5）(AX) = 5678H[09226H] = 1234H3-10 已知(AL) = 0C4H, DATA单元中内容为5AH, 写出下列每条指令单独执行后的结果（ODITSZAPC：0---xxux0）（1）AND AL, DATA（2）OR AL, DATA（3）XOR AL, DATA（4）NOT DATA（5）AND AL, 0FH（6）OR AL, 1H（7）XOR AL, 0FFH（8）TEST AL, 80H解:（1）(AL)= 40H CF=0,OF=0,SF=0,ZF=0,PF=0,AF无定义（2）(AL)= DEH CF=0,OF=0,SF=1,ZF=0,PF=1,AF无定义（3）(AL)= 9EH CF=0,OF=0,SF=1,ZF=0,PF=0,AF无定义（4）(AL)= A5H 不影响任何标志位（5）(AL)= 04H CF=0,OF=0,SF=0,ZF=0,PF=0,AF无定义（6）(AL)= C5H CF=0,OF=0,SF=1,ZF=0,PF=1,AF无定义（7）(AL)= 3BH CF=0,OF=0,SF=0,ZF=0,PF=0,AF无定义（8）(AL)不变=0C4H CF=0,OF=0,SF=1,ZF=0,PF=0,AF无定义3-12 (AL)=8EH,(BL)=72H，执行以下指令后，标志位OF、SF、ZF、AF、PF和CF的值是什么？（1）ADD AL,BL（2）AND BL,AL（3）CMP AL,BL（4）SHL AL,1解：（1）OF=0,SF=0,ZF=1,AF=1,PF=1,CF=1（2）OF=0,SF=0,ZF=0,AF=（未定义）,PF=0,CF=0（3）OF=1,SF=0,ZF=0,AF=0,PF=0,CF=0（4）OF=1,SF=0,ZF=0,AF=（未定义）,PF=0,CF=13-15 试用CMP指令和无条件指令实现以下判断（1）AX和CX中的内容均为无符号数①（AX）>（CX）则转至BIGGER标号执行②（AX）<（CX）则转至LESS标号执行（2）BX和DX中的内容均为有符号数①（BX）>（DX）则转至BIGGER标号执行②（BX）<（DX）则转至LESS标号执行解：（1）CMP AX,CXJA BIGGERJB LESS（2）CMP BX,DXJG BIGGERJL LESS第四章汇编语言程序设计4-9 试用伪指令编写一数据段与下面程序等效。
第微机原理与接口技术清华大学-精选
• 8088可工作于两种模式下
最小模式 最大模式
• 最小模式为单处理器模式，控制信号较 少，一般可不必接总线控制器。
• 最大模式为多处理器模式，控制信号较 多，须通过总线控制器与总线相连。
2020/8/2
16
最小模式下的连接示意图
时钟发 生器
ALE 8088 CPU
• •
地址 锁存
数据 收发
地址总线 数据总线 控制总线
2020/8/2
8
一、8088/8086CPU的特点
• 了解：
– 程序与指令 – 指令执行的一般过程 – 指令的串行执行与并行流水线执行 – 8088/8086CPU的主要特点
2020/8/2
9
1. 程序和指令
• 程序：
– 具有一定功能的指令的有序集合
• 指令：
– 由人向计算机发出的、能够为计算机所识别 的命令。
30
结论
• 指令预取队列的存在使EU和BIU两个部 分可同时进行工作，从而
• 提高了CPU的效率； • 降低了对存储器存取速度的要求
2020/8/2
31
8088的内部寄存器
• 含14个16位寄存器，按功能可分为三类
8个通用寄存器 4个段寄存器 2个控制寄存器
深入理解：每个寄存器中数据的含义
2020/8/2
2020/8/2
20
主要引线（最小模式下）
• 地址线和数据线：
–AD7--AD0：低8位地址和数据信号分时复用 。在传送地址信号时为单向，传送数据信 号时为双向。
–A19--A16：高4位地址信号，分时复用。 –A15--A8 ：输出8位地址信号。
ቤተ መጻሕፍቲ ባይዱ
2020/8/2
微机原理与接口技术(清华大学课件,全套)
3. 符号数的算术运算
通过引进补码，可将减法运算转换为加法运算。 即：[X+Y]补=[X]补+[Y]补
[X-Y]补=[X+(-Y)]补
=[X]补+[-Y]补 注：运算时符号位须对齐
65
[例]
X=-0110100，Y=+1110100，求X+Y=？
[X]原=10110100
将指令所在地址赋给程序计数器PC； PC内容送到地址寄存器AR，PC自动加1； 把AR的内容通过地址总线送至内存储器，经地址译码器译码， 选中相应单元。
CPU的控制器发出读命令。
在读命令控制下，把所选中单元的内容（即指令操作码）读到数 据总线DB。 把读出的内容经数据总线送到数据寄存器DR。 指令译码
37
三、无符号二进制数的运算
算术运算
无符号数 二进 制数的运算 有符号数
38
逻辑运算
主要内容
无符号二进 制数的算术运算
无符号数的表达范围 运算中的溢出问题 无符号数的逻辑运算 基本逻辑门和译码器
39
1. 无符号数的算术运算
加法运算
1+1=0（有进位）
减法运算
0-1=1（有借位）
55
[例]
X= -52 = -0110100
[X]原=1 0110100
[X]反=1 1001011
56
0的反码：
[+0]反=00000000
[-0]反 =11111111 即：数0的反码也不是唯一的。
57
补码
定义：
微机原理与接口技术素材 牟琦 贾建萍 清华大学出版
• 0的反码表示(两种方法) [+0]反=00000000 [-0]反=11111111
－26－
目录 上页 下页 结束
补 码
• 表示方法 X>0时，[X]补= [X]原
X<0时，[X]补= [X]反+1
• 0的补码表示(一种方法) [+0]补=00000000
[-0]补=11111111+1=00000000
各种进制位权如下: 二进制：2n……23 22 21 20 . 2-1 2-2 ……2-m
八进制：8n……83 82 81 80 . 8-1 8-2 ……8-m
十六进制：16n……163 162 161 160 . 16-1 16-2 ……16-m
－14－
目录
上页
下页
结束
(1101.1)2 = 1×23+1×22+0×21+1×20+1×2-1
2 2 (0 2 1 (1 0
－17－
目录
上页
下页
结束
(77.25)10 = ( 115. 2 )8 余数 8 77 (5 8 9 (1 8 1 (1 0
0.25 × 8 2.00
－18－
目录
上页
下页
结束
(77.25)10 =( 4D. 4 )16 余数 16 7 7 ( 13 16 4 ( 4 0
• 表示方法
符号位用0或1表示，数值部分不变
例: (设机器字长为8位) 13的原码为 0 0001101 -13的原码为 1 0001101
• 0的原码表示(两种方法)
[+0]原=00000000 [-0 ]原=10000000
－25－
微机原理与接口技术课后习题答案 清华大学出版社
微机原理与接口技术课后部分习题参考答案第一章2. 第3项任务，根据状态标志位的状态决定转移方向。
3. 程序存储是将要执行的程序的全部指令存储到存储器中，程序控制指程序开始执行后，通过指令流控制数据或计算机，完成设定的任务。
4. 分BIU 总线接口部件和EI执行部件两大部件，其中总线接口部件BIU负责取指令和数据，执行部件EI负责执行指令及运算。
在执行一条指令的同时可以取下一条指令，重叠运行，速度快。
5. 有6个状态标志，分别为进位标志CF、溢出标志OF、零标志ZF、奇偶标志PF、负标志SF、辅助进位标志AF。
3个控制标志分别为中断允许标志IF、单步标志TF、方向标志DF。
标志位的内容可以通过标志位操作指令来操作，例如CLC指令清除进位位，即使CF=0，STC指令使CF=1，CLI指令使IF=0，禁止中断,STI指令使IF=1，允许中断。
还可以通过LAHF指令取来标识寄存器的内容修改后用SAHF指令送回去。
也可以用PU SHF/POPF指令来修改标志寄存器的内容。
6. 实模式下分段靠4个段寄存器实现。
段寄存器中的值就是段地址，当偏移地址为0时的段地址+偏移地址就是该段的起始地址。
物理地址是由段地址左移4位后与偏移地址相加形成的20位地址。
7. 说法不一定正确。
对顺序执行指令的计算机是对的。
对重叠或流水线的计算机就不对了。
例如对8086CPU，由于采用了取指令与执行指令的一次重叠，尽管执行一条指令的总时间并没有变化，但连续执行n条指令时，总的时间会大大缩短，可以简单的比喻成总时间为原时间的二分之一，快了一倍。
8. 引入流水线后，执行一条指令的总时间并没有变化。
9. 高速缓存的目的是提高存储器的速度，进而提高了CPU的速度。
虚拟存储器的目的是为了给程序员或程序一个大的存储或运行空间。
10。
8086采用总线接口部件BIU与执行部件EU分开提高了速度，286将8086的BIU进一步分成3个部件，提高了并行性。
第6章-微机原理与接口技术(第2版)-李珍香-清华大学出版社
I/O接口模块 外围控制器
外围接口
系统总线 接口
外
总
线
系统总线 接口
外围接口
系统总线 接口
外围设备
系统总线
外总线 外围设备 外围设备
图6.1 总微线型按计位算置机分的类各级总线
5
6.1总线概述
三、总线标准和性能指标
1、总线标准 物理特性：定义总线物理形态和结构布局，规定总线的形
式及具体位置等 机械特性：定义总线机械连接特性，其性能包括接插件的
3
6.1总线概述
二、总线分类
1、按传送信息的内容。有地址、数据、控制总线 2、按照总线的层次位置。有片内总线、片总线、系统总线和外总线4种。 片内总线：集成电路芯片（如CPU或I/O）内部，用于片内各功能单元之间
的互连，如ALU与各寄存器之间的互连 ； 片总线：元件级总线或局部总线，用于单板机或一块CPU插件板的电路板
寻址阶段：获得总线使用权的主模块发出存储器地址或 I/O端地址，使从模块启动
传输阶段：主模块和从模块之间进行数据传输。 结束阶段：主从模块的有关信息均从系统总线上撤除，
让出总线。
8
6.2 系统总线
在微机系统的各级总线中，系统总线最重要，它的性能与 整个系统的性能有直接的关系 。 ✓ PC系列微机常用的总线有ISA 、PCI、AGP、USB、 1394等。ISA为系统总线，PCI是局部总线（内部总线）， 其他的是外部总线。 ✓ 在进行接口设计时，要仔细了解总线信号功能，总线时 序、驱动能力等。 ✓ 要求了解PC系列微机中各种总线的主要特点，应用范围。
类型、形状、尺寸、牢靠等级、数量和次序等。 功能特性：定义总线各信号线功能 电气特性：定义信号的传递方向、工作电平、负载能力的
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2020/2/8
53
DMA控制方式
MEM BUS
… 地址信号
控制信号
HOLD
QRD
CPU HLDA
2020/2/8
DMAC DACK
外设 接口
54
DMA控制方式的工作过程
• 外设向DMA控制器发出“DMA传送请求 ”信号DRQ；
E1
+5V K0～K3
2020/2/8
37
I/O接口综合应用例 —— 程序段
…… Seg7 DB 3FH,06H, 5BH,4FH,66H,6DH, 7DH,07H,7FH,67H,77H, 7CH,39H,5EH,79H,71H
…… LEA BX, Seg7 MOV AH, 0
GO: IN AL, 0F1H AND AL, 0FH MOV SI, AX MOV AL, ［BX+SI］ OUT 0F0H, AL JMP GO
Y
N
读入并测试外设状态
N
复位计时器
N
READY?
Y
与外设进 行数据交换
传送完？
Y
结束
超时错
查询工作方式例
➢外设状态端口地址为03FBH，第5位(bit5) 为状态标志（=1忙，=0准备好）
➢外设数据端口地址为03F8H，写入数据会 使状态标志置1 ；外设把数据读走后又把 它置0。
➢试画出其电路图，并将DATA下100B数据
• I/O端口：
– 接口中的寄存器
2020/2/8
6
I/O接口要解决的问题
• 速度匹配(Buffer) • 信号的驱动能力(电平转换器、驱动器) • 信号形式和电平的匹配(A/D、D/A) • 信息格式(字节流、块、数据包、帧) • 时序匹配(定时关系) • 总线隔离(三态门)
2020/2/8
7
接口的功能
2020/2/8
32
常用锁存器芯片
• 74LS273 8D触发器，不具备数据的控制能力
P239图
• 74LS373 含三态的8D触发器，具有对数据的控 制能力
2020/2/8
33
锁存器芯片74LS374
做输出口:
译码器
Q0 D0~D7
...
CP
Q7
OE
做输入口:
译码器
D0 Q0~Q7
...
外 设
– 保存外设当前状态，以供CPU读取。
2020/2/8
24
二、接口的类型及特点
• 按传输信息的方向分类：
– 输入接口
– 输出接口
• 按传输信息的类型分类：
– 数字接口
– 模拟接口
• 按传输信息的方式分类：
– 并行接口
2020/2/8
25
接口特点
• 输入接口：
– 要求对数据具有控制能力 – 常用三态门实现
2020/2/8
4
一、输入输出系统的组成及特 点
• 组成：
– I/O设备， I/O接口， I/O软件
• 特点：
– 复杂性 – 实时性 – 异步性 – 与设备无关性
2020/2/8
5
二、I/O接口和端口
• I/O接口：
– 将外设连接到总线上的一组逻辑电路的总称 。
– 实现外设与主机之间的信息交换。
• 软件：
– 外设与内存之间的数据传送是通过CPU执行 程序来完成的（PIO方式）；
• 硬件：
– I/O接口和存储器的读写控制信号、地址信号 都是由CPU发出的。
• 缺点：
2020/2/8
52
四、DMA控制方式
特点： • 外设直接与存储器进行数据交换 ，CPU不
再担当数据传输的中介者； • 总线由DMA控制器（DMAC）进行控制（
– 内存：
• 1MB
– 端口：
• 64KB
• 编址方式：
– 与内存统一编址
– 独立编址
2020/2/8
11
端口与内存的统一编址
特点：
• 指令及控制信号统一 • 内存地址资源减少
00000H
2020/2/8
F0000H FFFFFH
内存 地址 960KB
I/O地址 64KB
12
端口的独立编址
特点：
口 • 74LS244应用例——教材p238
2020/2/8
P238图
29
三态门接口应用例
• 利用三态门作为输入接口（接口地址
380H）接到地址范围为70000H----
71FFFH的EEPROM芯片的
READY/BUSY端，当三态门输出高电平
时，可向98C64A写入一个字节数据，输
出低电平时则不能写入。画芯片与系统的
• 周期窃取方式（每次传送一个字节或一 个字）：
– 每个DMA周期只传送一个字节或一个字就立 即释放总线。
20•20/2直/8 接存取方式：
58
2020/2/8
59
DMA控制方式
优点： • 数据传输由DMA硬件来控制，数据直接
• 采用I/O独立编址方式(但地址线与存储器共 用)
• 地址线上的地址信号用IO/M来区分
• I/O操作只使用20根地址线中的16根：A15～ A0
• 可寻址的I/O端口数为64K(65536)个
•202I0//2O/8 地址范围为0～FFFFH
15
四、I/O地址的译码
目的：
• 确定端口的地址
参加译码的信号：
2020/2/8
38
2020/2/8
39
基本输入/输出方法
无条件传送 查询式传送
程序控制方式
中断方式传送
直接存储器存取(DMA)
2020/2/8
40
一、无条件传送
• 要求外设总是处于准备好状态 • 优点：
– 软件及接口硬件简单
• 缺点：
– 只适用于简单外设，适应范围较窄
2020/2/8
41
无条件传送例
输出。 2020/2/8
48
D7-D0
IOW
A9 | A3 A15 | A10
A2 A1 A0
IOR
74LS138
&G
Y0
≥1
G2A
G2B
C
Y3
B
A
D5
≥1 3F8H
74LS374
D7-D0 Q7 Q6 Q5 Q4 Q3 Q2 Q1
CP Q0 OE
3FBH
≥1
状态端口
D7 D6 D5 D4 D3 D2 D1 D0
• 读取开关的状态； • 当开关闭合时，输出编码使发光二极
管亮
2020/2/8
42
+5V
D1
输出口地 址38F3H
DQ
1
CP
D0
输入口地 址38F0H
二、查询工作方式
• 仅当条件满足时才能进行数据传送；
• 每满足一次条件只能进行一次数据传送 。
• 适用场合：
– 外设并不总是准备好 – 对传送速率和效率要求不高
• IOR，IOW，高位地址信号
• OUT指令将使总线的IOW信号有 效
• 2020/2/8 IN指令将使总线的IOR信号有效
16
I/O译码的地址信号
• 当接口只有一个端口时，16位地址线一 般应 全部参与译码，译码输出直接选择该端 口；
• 当接口具有多个端口时，则16位地址线
的高
位参与译码（决定接口的基地址），而
• 内存地址资源充分利用 • 能够应用于端口的指令
较少
00000H
FFFFFH 0000H
2020/2/8
FFFFH
内存 地址
I/O 地址
13
端口的寻址
• 8088/8086寻址端口数：
– 64KB
• 寻址端口的信号：
– IOR、IOW – A15 ～ A0
2020/2/8
14
8088/8086的I/O端口编址
• 数据的缓冲与暂存 • 信号电平与类型的转换 • 增加信号的驱动能力 • 对外设进行监测、控制与管理，中断处理
2020/2/8
8
I/O端口
端口
数据端口 状态端口 控制端口
2020/2/8
9
I/O端口
I/O接口 DB
数据
CPU
状态
控制
பைடு நூலகம்
2020/2/8
外设
10
三、I/O端口的编址方式
• 8086/8088的寻址能力：
连接图
2020/2/8
30
2020/2/8
三态门接口应用例
D0~D7 A0
A12
MEMW MEMR 高位地 址信号
IOR
• • •
译码 D0 380H
D0~D7 A0 ••• A12 WE OE CE
READY/BUSY
31
四、锁存器接口
• 通常由D触发器构成； • 特点：
– 具有对数据的锁存能力； – 不具备对数据的控制能力
译码
AB
电路
DB
控制
CB
逻辑
数据输入寄存器 (or 三态门)
数据输出寄存器 (锁存器)
状态寄存器 (or 三态门)
命令寄存器
数据线
状态线 控制线
2020/2/8
23
接口的基本构成
• 数据输入/输出寄存器
– 暂存输入/输出的数据
• 命令寄存器
– 存放控制命令
• 设定接口功能、工作参数和工作方式。
• 状态寄存器