基于FPGA的NANDFLASH控制器

数控技术
刘思平等 :基于 FP GA 的 NAND FL A S H 控制器
基于 FPGA 的 NAND FLASH控制器
刘思平 ,陈利学
(西南石油大学 研究生院 四川 成都 616000)
摘 要 :主要介绍现场可编程阵列 FP GA 在 NAND FL ASH 芯片测试仪系统中的应用 ,由于芯片本身内部结构非常复 杂 ,还可以允许坏块的存在 ,而且坏块的数目在使用过程中还可以增加 ,这使得对芯片进行操作变得非常难 ,而利用 FP GA 对 NAND FL AS H 进行控制 ,可以非常方便地对他进行读写 、擦除以及坏块判断等几种重要的操作 ,从而能快捷 、准确 、稳定 地测试出芯片的好坏 ,为 NAND FL ASH 厂商和用户提供更为准确的判断依据 。
3 擦除操作
一 般 芯 片 进 行 PRO GRAM/ ERASE 的 次 数 是 100 000 cycles ,第一个 BLOC K 次数更多 , 一般可用于存 放 boot code 或 者 重 要 的 信 息 。由 于 擦 除 操 作 是 以 BLOC K 为基准 ,也就是每执行一次擦除操作将会擦除指 定的 BLOC K ,所以在执行擦除时必须注意共享区域里的 重要信息如坏块标识 、ECC 校验等 。以免被擦除掉 ,擦除 掉了及时恢复 ,擦除操作仿真如图 5 所示 。
参 考 文 献
[ 1 ] 王等 ,吴继华 ,范丽珍 ,等. Altera FP GA/ CPLD 设计[ M ] . 北 京 :人民邮电出版社 ,2005.
[ 2 ] 2 4 8gb nand m49a 1. f m - Rev. B 4/ 06 EN. Mi2 cron Technology ,Inc.
关键词 :NAND FL ASH ; FP GA ;V HDL ;BLOC K; PA GE ;Modelsim 中图分类号 : TP273 文献标识码 :B 文章编号 :1004 - 373X(2007) 09 - 134 - 02
NAND FLASH Controller Based on FPGA
以及容量大小 ,这些重要的信息是判断 NAND FLASH 的 重要凭证 ,因此将这些信息读出来加以判断就显得特别重 要 。在 CL E 为高 , WE # 上升沿 ,在 I/ O 输入 90 H 命令让 NAND FLASH 进入读 ID 状态 ,接着在 AL E 为高 ,WE # 上 升沿 ,在 I/ O 输入 00 H 地址 ,在等待 t WHR 将 RE # 置为 读 ,在 RE # 连续 4 个上升沿将 ID 读 出。仿真 图 如图 2 所示。 2. 2 判断坏块
Keywords :NAND FL ASH ; FP GA ;V HDL ;BLOC K; PA GE ;Modelsim
1 引 言
在便携式电子产品如 U 盘 、MP3 播放器 、数码相机 中 ,常常需要大容量 、高密度的存储器 , 而在各种存储器 中 ,NAND FL AS H 以价格低 、密度高 、效率高等优势成为 最理想的器件 。但 NAND FL AS H 的控制逻辑比较复杂 , 对时序要求也十分严格 ,而且最重要的是 NAND FL AS H 中允许存在一定的坏块 (坏块在使用过程中还可能增加) , 这就给判断坏块 、给坏块做标记和擦除等操作带来很大的 难度 ,于是就要求有一个控制器 ,使系统用户能够方便地 使用 NAND FL AS H , 为 此 提 出 了 一 种 基 于 FP GA 的 NAND FL AS H 控制器的设计方法 ,并用 V HDL 给予实 现 , Modelsim 得 出 仿 真 结 果 , 并 在 AL TERA 公 司 的 EP2C35 F672 器件中得到验证 。FP GA 与 NAND FL AS H 接口图如图 1 所示 。
《现代电子技术》(半月刊) 欢迎刊登广告 029 - 85393376
135
NAND FL AS H 作为一种特殊的储存器件 ,内部集成 电路使得 BLOC K 与 BLOC K 是相互独立的 ,因此一定数
《现代电子技术》2007 年第 9 期总第 248 期
测试 ·测ቤተ መጻሕፍቲ ባይዱ ·自动化
目坏块的存在不会影响其他 BLOCK。但坏块总数是有一 定的限制的 ,超过一定的数目后器件将认为不能再使用 。 在出厂前厂家会在器件的每个 BLOC K 的第一页和第二 页的列地址为 2048 标注上坏的信息 , FFh 代表此 BLOC K 是好 ,非 FFh 代表此 BLOCK 是坏 。但是这些重要信息在 执行 Erase 和 Programming 命令的时候会被擦除掉 , 因 此 ,我们在做这些操作之前应该将坏块识别出来如图 3 所 示 ,并加以标注或者用好的块来代替 ,以方便以后的访问 。 随着使用时间的推移 ,坏块的数目还会增加 ,因此我们必 须随时更新坏块链表 。坏块识别时序仿真图如图 4 所示 。
5 结 语
在实际应用中 ,使用 AL TERA 公司的 Cyclone2 FP2 GA 器件进行设计 ,设计输入采用 V HDL 来完成 ,实现了 上述的 NAND FL AS H 控制器接口电路 。此外 ,由于采用 了通用性设计思想 ,可以对不同厂家不同的芯片进行控制 和操作 ,具有一定的通用性 。
图 2 NAND FL ASH READ ID 仿真图 图 3 坏块识别流程
图 4 坏块识别时序仿真图
图 5 擦除操作仿真
4 编程操作及其他操作
编程操作和擦除操作相似 ,只不过编程操作是以页为 单位 ,在执行编程操作时同样也要注意共享区域里的重要 信息以免被覆盖掉 ,重要信息被覆盖后要及时恢复 。其他 操作如复位还有有些芯片厂家各自新的操作等 ,但总体来 说主流芯片都支持以上几种操作 。
L IU Siping ,C H EN Lixue
( Graduate School ,Sout hwest Pet relum University ,Chengdu ,616000 ,China)
Abstract : The paper mainly int roduces FP GA in t he chip tester system application. As t he chip it self is very complicated st ruct ure ,it allows t he existence of bad blocks ,t he number of bad blocks in t he use of t he p rocess can still increase ,it operat s t he chip has become very difficult . And t he use of NAND FL ASH FP GA cont rol ,it is very co nvenient for reading ,writing ,e2 rasing and bad block judgment of several pieces of important operatio nal. So it can quickly and accurately test t he stability of t he chip is good o r bad for NAND FL ASH manufact urers and users wit h a more accurate basis for t he judgment .
PA GE ,每个 NAND FL AS H 器件把 BLOC K , PA GE 按照 行列地址进行寻址 ,基于这种特殊的结构 ,NAND FL AS H 有如下工作特性 :
图 1 FP GA 与 NAND FL ASH 接口
2. 1 R EAD ID NAND FLASH 器件 ID 包括 :Manufacture ID ,device ID
[ 3 ] 256 M ×8 bit / 128 M ×16 bit NAND Flash Memory. SA2 MSUN G Elect ronics Co . ,L td.
[ 4 ] NAND Flash Spare Area Assignment Standard. Samsung Elect ro nics Co . ,L td. 27. Ap ril. 2005.
2 NAND FLASH 操作
NAND FL AS H 器件的管脚分为控制信号 、I/ O 二类 , 地址和数据是复用 I/ O 管脚 。通常 NAND FL AS H 器件 包括 一 定 数 目 BLOC K , 每 个 BLOC K 包 括 一 定 数 目 的
收稿日期 :2006 - 09 - 13 134